4. 设计规则基础：最小线宽、最小间距、最小面积、最小包围、最小延伸
各位同学，咱们今天聊点实在的。设计规则，说白了就是晶圆厂给你画的一道道「红线」。你跨过去，芯片可能就废了。我刚开始做射频版图那会儿，总觉得这些规则是束缚，后来吃过亏才明白——每一条规则背后，都是血淋淋的教训。
4.1 最小线宽：你能画多细？
最小线宽，就是工艺允许你画的最细的金属线或多晶硅线。为什么有这个限制？因为光刻机有分辨率极限，刻蚀也有精度极限。你画得太细，实际做出来可能就断了。
举个例子：0.18μm CMOS工艺，金属1的最小线宽通常是0.18μm。你非要画个0.15μm的线，流片回来大概率是断的。我有个同事就干过这事，结果整颗芯片的电源线都断了，那叫一个惨。
关键点：
- 线宽越细，电阻越大，电流能力越差
- 射频信号线，我建议留出20%以上的余量
- 电源线、地线，能宽就宽，别省那点面积
4.2 最小间距：靠太近会出事
最小间距，就是两条同层图形之间必须隔开的距离。为什么？因为靠太近，光刻时可能连在一起，或者产生寄生电容、串扰。
嗯，这里要注意：不同层之间的间距规则不一样。比如金属1到金属2，规则就宽松很多，因为有介质层隔开。
| 层次 | 最小间距（0.18μm工艺） | 我的建议 |
|---|---|---|
| 金属1 - 金属1 | 0.18μm | 0.2μm以上 |
| 多晶硅 - 多晶硅 | 0.18μm | 0.22μm以上 |
| 有源区 - 有源区 | 0.28μm | 0.3μm以上 |
我个人习惯，射频信号线之间的间距至少留到最小规则的1.5倍。你想想看，两条线靠太近，耦合电容一大，信号就串过去了。我在一个LNA项目里就吃过这个亏，两条电感走线间距只做了最小，结果隔离度差了3dB。
4.3 最小面积：太小了工艺做不出来
最小面积，就是每个图形必须达到的最小尺寸。比如一个接触孔，你画成0.18μm×0.18μm，工艺可能做不出来，因为光刻和刻蚀都有偏差。
说白了，就是工艺有「最小可制造尺寸」。你画得太小，实际做出来可能就是个点，甚至消失不见。
避坑指南：
我曾经在画MIM电容时，把上层极板面积算得刚刚好，结果流片回来电容值偏了20%。后来查原因，就是面积太小，工艺偏差影响太大。从那以后，我所有关键器件面积都留出30%的余量。
4.4 最小包围：你得包住它
最小包围，指的是一个图形必须被另一个图形完全覆盖，并且覆盖的边界要留出一定余量。最常见的例子：接触孔必须被金属完全包围。
为什么会这样？因为光刻对准有误差。你画的时候觉得孔在金属正中间，实际做出来可能偏了0.1μm。如果金属没有多包一点，孔就露出来了，那就短路了。
典型规则：
- 接触孔被金属包围：每边至少0.1μm
- 通孔被金属包围：每边至少0.12μm
- 多晶硅栅被有源区包围：每边至少0.15μm
我建议你画版图时，把包围做得比规则大20%。别小看这点余量，关键时刻能救命。我记得有一次做功率放大器，一个通孔包围不够，结果大电流下发热，金属迁移直接把孔给烧断了。
4.5 最小延伸：该伸出去的要伸出去
最小延伸，就是某些图形必须超出其他图形的边界一定距离。比如多晶硅栅必须超出有源区边界，否则栅和源漏之间可能漏电。
你想想看，如果多晶硅栅刚好和有源区边界齐平，工艺偏差一出现，栅可能就缩进去了，那晶体管就废了。
特别注意：
- 多晶硅栅超出有源区：每边至少0.15μm
- 金属线超出接触孔：每边至少0.1μm
- 阱区超出有源区：每边至少0.3μm
这些规则在DRC检查时是硬性要求，通不过就不能流片。
4.6 我的实战经验总结
做了这么多年射频芯片，我总结了几条铁律：
- 别挑战工艺极限：最小规则是给数字电路用的，射频电路最好留余量
- 关键信号线加倍：射频输入输出、电源地，线宽至少做到最小规则的2倍
- 包围和延伸宁大勿小：多包0.1μm不费事，少包0.1μm可能废片
- DRC规则要逐条过：别偷懒，每条规则都检查一遍，我见过太多人因为漏查一条规则而返工
最后说一句：设计规则不是用来限制你的，而是用来保护你的。你尊重规则，规则就尊重你的芯片。好了，今天就聊到这儿，下节课咱们讲DRC检查的具体操作流程。