第4章电荷泵(CP)设计

电荷泵，说白了就是锁相环里的“油门”。它把鉴频鉴相器输出的数字信号，转换成控制VCO的模拟电压。这个转换过程看似简单，但里面的门道可不少。我做过的几款PLL芯片，有一半以上的性能问题都出在电荷泵上。

最基本的电荷泵结构，就是两个电流源加两个开关。上拉电流源给环路滤波器充电，下拉电流源给它放电。嗯，听起来很简单对吧？

我习惯把电荷泵分成三类：

实际项目中，我最常用的是单端结构加辅助运放。为什么呢？因为它在面积、功耗和性能之间取得了不错的平衡。

// 单端电荷泵简化模型
// I_up = I_down = I_cp
// Vctrl = Vref + (I_cp * Δt) / C_lpf

这里有个关键点：开关管的位置。我见过不少新手把开关放在电流源的源端，结果开关动作时电流波动很大。正确的做法是把开关放在漏端，这样电流源的偏置电压更稳定。

电流匹配，是电荷泵设计的核心问题。为什么？你想想看，如果上拉电流和下拉电流不相等，锁相环锁定后就会产生周期性的相位误差——也就是我们常说的“参考杂散”。

我在一个2.4GHz的PLL项目中就吃过这个亏。当时测出来的参考杂散比指标高了10dB，查来查去，最后发现是电荷泵的电流失配达到了5%。

电流失配的来源：

怎么解决？我总结了几条经验：

失配分析可以用蒙特卡洛仿真来做。我一般会跑200个样本，看3σ范围内的电流偏差。如果偏差超过1%，就得调整设计。

电荷泵的噪声，很多人容易忽略。其实它对PLL的带内噪声贡献很大，尤其是在低功耗设计中。

噪声模型可以这样理解：

我记得有一次做仿真，发现PLL的带内噪声比预期高了3dB。排查了很久，最后发现是电荷泵的闪烁噪声在作怪。当时用的电流源管尺寸太小，1/f噪声拐角频率到了1MHz。

噪声优化小技巧：

电流源管的过驱动电压(Vgs-Vth)取200-300mV比较合适。太小了噪声大，太大了又影响电压裕度。这是我做了几十次流片总结出来的经验值。

噪声的传递函数也很重要。电荷泵噪声在PLL中呈现低通特性，也就是说，低频噪声会被放大，高频噪声会被滤除。所以，降低低频噪声是关键。

好了，前面说了这么多问题，现在聊聊怎么设计一个低噪声的电荷泵。

技巧一：加大电流源管的面积

面积越大，1/f噪声越小。但面积大了寄生电容也大，开关速度会变慢。我一般取W×L在100-400μm²之间，具体看工艺。

技巧二：用PMOS做上拉，NMOS做下拉

PMOS的1/f噪声比NMOS小，因为空穴的迁移率低，界面陷阱的影响相对小。这个特性在0.18μm以上的工艺中特别明显。

技巧三：加RC滤波

在电流源的偏置电压上加一个RC低通滤波，能有效抑制电源噪声。R取10kΩ，C取10pF，拐角频率在1.6MHz左右。

注意：RC滤波会引入额外的极点，可能影响偏置电路的稳定性。建议在仿真时检查一下环路稳定性，别为了降噪把环路搞振荡了。

技巧四：用开关共源共栅结构

这个结构的好处是，开关管不直接串联在电流路径上，而是通过共源共栅管来控制电流。这样开关管的噪声不会直接耦合到输出端。

// 低噪声电荷泵设计要点
// 1. 电流源管: W/L = 50/2 (μm)
// 2. 开关管: 最小尺寸，减小电荷注入
// 3. 偏置滤波: R=10kΩ, C=10pF
// 4. 输出摆幅: 0.3V ~ VDD-0.3V

技巧五：版图设计要讲究

我曾经有一版设计，仿真结果很好，但流片回来噪声大了不少。后来发现是版图上电流源管离数字模块太近，衬底噪声耦合进来了。从那以后，我每次画版图都会把电荷泵放在远离数字电路的地方，周围加一圈保护环。

嗯，说到版图，还有个细节：电流源管的源端和衬底要分开接，避免衬底调制效应。这个在深亚微米工艺中特别重要。

最后总结一下：低噪声电荷泵的设计，说白了就是要在噪声、速度、功耗和面积之间找平衡。没有完美的设计，只有最适合你应用场景的设计。我建议你在做设计时，先明确PLL的噪声指标，然后反推电荷泵的噪声预算，这样设计起来更有针对性。

第4章 电荷泵(CP)设计