3. 闪烁噪声:1/f噪声的起源与测量

闪烁噪声,圈里人更喜欢叫它1/f噪声。这玩意儿在低频段特别烦人,是所有传感器芯片设计者绕不开的坎儿。我刚开始做模拟IC那会儿,总觉得这噪声神神秘秘的,后来摸爬滚打多了,才慢慢摸清它的脾气。

3.1 载子数涨落与迁移率涨落

1/f噪声的起源,说白了就两个流派:一个是载子数涨落,另一个是迁移率涨落。你想想看,MOSFET沟道里的载流子,它们不是老老实实待着的。

载子数涨落模型,这个比较好理解。沟道里的载流子会被氧化层界面附近的陷阱俘获和释放。这个过程是随机的,导致沟道里的有效载流子数量忽多忽少。嗯,这里要注意,陷阱能级越深,时间常数越大,对应的频率就越低。这就是为什么噪声功率谱密度跟1/f成正比。

我在一个低噪声运放项目里遇到过这种情况。当时测出来的低频噪声比理论值大了3倍,查了半天,最后发现是栅氧化层工艺有问题,界面态密度太高了。换了一批晶圆,噪声立马降下来了。

迁移率涨落模型,这个稍微绕一点。载流子在沟道里运动时,会受到晶格散射、杂质散射等影响。这些散射过程本身就有随机性,导致载流子的迁移率在时间上波动。Hooge在1969年提出了一个经验公式,就是著名的Hooge模型:

S_v / V^2 = α_H / (N · f)

其中α_H是Hooge常数,N是总载流子数。这个公式虽然简单,但实际用起来挺准的。我个人习惯在仿真时先用这个模型估算一下,心里有个底。

关键点:实际器件中,两种机制往往同时存在。低频段(<1kHz)以载子数涨落为主,高频段迁移率涨落的影响会逐渐显现。

3.2 闪烁噪声模型参数提取

模型参数提取这事儿,说实话,挺考验耐心的。我见过不少工程师直接拿foundry给的默认参数用,结果流片回来低频噪声超标,那叫一个后悔。

常用的提取方法分三步走:

  1. 测量多组偏置条件下的噪声谱。改变Vgs和Vds,记录不同频率点的噪声功率谱密度。
  2. 分离1/f噪声和白噪声。在双对数坐标下,1/f噪声的斜率是-1,白噪声是平的。找到拐点频率f_c。
  3. 拟合提取参数。用最小二乘法拟合出K_f和A_f(BSIM模型里的闪烁噪声参数)。

我曾经在一个MEMS加速度计项目中,需要提取0.1Hz到100Hz频段的闪烁噪声参数。低频测量特别费时间,一个点要等好几分钟才能稳定。那次我连续测了三天,最后发现器件的1/f噪声拐点只有2Hz,比预想的低了一个数量级。后来调整了输入管的尺寸,把噪声性能提上去了。

实用技巧:提取参数时,建议至少测5个不同频率点,覆盖两个十倍频程。低频端要测到1Hz以下,否则拟合出来的参数不准。

BSIM模型里闪烁噪声的表达式是这样的:

S_id = (K_f · I_d^A_f) / (C_ox · L_eff^2 · f^E_f)

参数K_f、A_f、E_f都需要从测量数据中提取。我个人习惯先用E_f=1固定,只拟合K_f和A_f,这样收敛快。如果拟合残差大,再放开E_f。

参数 典型值范围 提取方法
K_f 1e-28 ~ 1e-24 低频段拟合
A_f 0.5 ~ 2.0 变偏置拟合
E_f 0.8 ~ 1.2 全频段拟合

3.3 低频噪声测量技术

低频噪声测量,说白了就是跟1/f噪声死磕。频率越低,测量越难。为什么?因为测量系统本身的噪声、温度漂移、电源波动都会干扰结果。

测量系统架构,我一般用这个配置:

  • 低噪声前置放大器(噪声电压<1nV/√Hz)
  • 屏蔽盒(电磁屏蔽+隔振)
  • 低纹波电源(纹波<10μV)
  • 动态信号分析仪或FFT分析仪

你想想看,要测1Hz处的噪声,采样时间至少要10秒才能得到一个稳定的谱线。测0.1Hz,那就得等100秒。所以低频测量特别考验耐心和系统的稳定性。

避坑指南:我曾经在测量时忽略了地环路的影响,结果测出来的噪声谱在50Hz处有个大尖峰。查了半天才发现是测量系统的地线和设备的地线形成了环路。后来用了隔离变压器,问题才解决。

测量步骤,我建议这样操作:

  1. 先测系统本底噪声(不接DUT),确认测量系统没问题。
  2. 接上DUT,给电,等温度稳定(至少5分钟)。
  3. 从高频往低频扫,每个频点平均10次以上。
  4. 记录数据,做背景噪声扣除。

嗯,这里还要提一下斩波稳定技术。在传感器芯片里,我们经常用斩波来抑制1/f噪声。原理很简单:把信号调制到高频,避开1/f噪声严重的低频区,解调后再低通滤波。我做过一个霍尔传感器芯片,用了斩波后,1/f噪声拐点从100Hz降到了0.1Hz,效果立竿见影。

核心要点:低频噪声测量没有捷径。好的屏蔽、稳定的电源、足够的采样时间,这三样缺一不可。别想着用软件滤波来弥补硬件上的不足,那是在自欺欺人。

最后说一句,1/f噪声是半导体器件的本征特性,不可能完全消除。我们能做的,就是通过合理的电路设计(比如斩波、相关双采样)和工艺优化(降低界面态密度),把它对传感器性能的影响降到最低。这活儿,急不得。