4、低功耗ADC架构（二）：Sigma-Delta (Σ-Δ) ADC的工作原理、过采样与噪声整形、功耗权衡
好，咱们接着聊低功耗ADC。上一章讲了SAR，这一章轮到Sigma-Delta了。说实话，我第一次接触Σ-Δ ADC时，觉得这东西挺玄乎的——又是过采样又是噪声整形，感觉像在变魔术。后来做项目用多了，才发现它其实很实在，尤其在低频高精度的场景下，简直是低功耗的利器。
4.1 Σ-Δ ADC的基本工作原理
Sigma-Delta ADC的核心思想，说白了就是「用速度换精度」。它不像SAR那样一次比完，而是反复地「猜」输入信号，然后不断修正误差。
我习惯把它的工作流程拆成三步：
- 差分：输入信号与反馈信号相减，得到误差信号
- 积分：误差信号被积分器累加
- 量化与反馈：比较器对积分结果做1-bit量化，输出数字码，同时通过DAC反馈回输入端
你想想看，这个环路一直在跑，每次只输出1个比特。但正是这1个比特的流，经过数字滤波后，就能还原出高分辨率的数字值。
关键点：Σ-Δ ADC的输出不是一次性给出N位数据，而是一个高速的1-bit数据流。分辨率越高，需要的过采样率（OSR）就越大。
我在项目中遇到过一个问题：有个同事觉得Σ-Δ的1-bit输出太简单，直接用逻辑分析仪抓了看，结果发现全是0和1的随机序列，根本看不出信号。嗯，这里要注意——原始比特流必须经过数字滤波和抽取，才能变成有意义的数字值。
4.2 过采样与噪声整形
这两个概念是Σ-Δ的灵魂。咱们一个一个说。
4.2.1 过采样
过采样，就是用远高于奈奎斯特频率的采样率来工作。比如你的信号带宽是1kHz，奈奎斯特频率是2kHz，但Σ-Δ可能跑到2MHz甚至更高。
为什么要这么做？因为量化噪声的总功率是固定的，但分布在整个采样带宽内。采样率越高，噪声就被「摊薄」到更宽的频带里。落在信号带宽内的噪声就少了。
我给大家一个直观的公式：
过采样增益（dB）= 10 * log10(OSR)其中OSR = f_s / (2 * f_B)。每提高一倍OSR，信噪比提升约3dB，相当于增加0.5位分辨率。
我的经验：在实际项目中，OSR一般取64到256之间。再高的话，数字滤波器的功耗和面积会急剧增加，得不偿失。我曾经在一个温度传感器项目里试过OSR=512，结果数字滤波器占了芯片一半的面积，后来老老实实改回256。
4.2.2 噪声整形
这才是Σ-Δ真正厉害的地方。噪声整形通过环路中的积分器，把低频段的量化噪声「推到」高频段去。
为什么会这样？因为积分器对低频信号有高增益，对高频信号增益低。量化误差在低频段被环路强烈抑制，只能跑到高频段去「避难」。
一阶Σ-Δ的噪声传递函数是：
NTF(z) = 1 - z^(-1)这个函数在低频处（z≈1）增益接近0，在高频处增益接近2。也就是说，低频噪声被衰减，高频噪声被放大。
二阶Σ-Δ的噪声整形效果更好：
NTF(z) = (1 - z^(-1))^2每增加一阶，噪声在低频的衰减斜率增加20dB/decade。二阶比一阶多提供约15dB的信噪比提升。
注意：阶数不是越高越好。三阶以上的Σ-Δ容易不稳定，需要复杂的稳定性补偿。我见过一个团队做四阶Σ-Δ，仿真时性能漂亮得很，流片回来一测，环路振荡了。嗯，这就是理论脱离实际的典型教训。
4.3 功耗权衡
做低功耗设计，最头疼的就是各种权衡。Σ-Δ的功耗主要来自三个部分：
| 功耗来源 | 影响因素 | 低功耗策略 |
|---|---|---|
| 模拟调制器 | 运放的带宽、摆率、偏置电流 | 采用弱反型区设计，降低偏置电流 |
| 数字滤波器 | OSR、滤波器阶数、字长 | 使用CIC滤波器+补偿滤波器，减少乘法器 |
| 时钟电路 | 采样频率、时钟抖动要求 | 使用片上PLL或DLL，避免外部高频时钟 |
我给大家一个实际案例。之前做一款心电信号采集芯片，要求16位精度，信号带宽250Hz。我们选了二阶Σ-Δ，OSR=128，采样频率64kHz。
功耗分配大概是这样的：
- 模拟调制器：约12μA（运放工作在亚阈值区）
- 数字滤波器：约8μA（CIC三级级联+FIR补偿）
- 时钟与偏置：约5μA
- 总计：约25μA
如果换成SAR ADC，同样精度下功耗可能只有10μA左右。但为什么我们选Σ-Δ？因为心电信号对噪声非常敏感，Σ-Δ的噪声整形特性让它在低频段有极低的噪声基底，这是SAR很难做到的。
避坑指南：我曾经在选型时只看功耗数字，忽略了噪声性能。结果做出来的产品在安静环境下没问题，一有轻微干扰就出毛刺。后来才明白，低功耗不等于低噪声，Σ-Δ在低频高精度场景下的优势是其他架构难以替代的。
4.4 实际设计中的取舍
做Σ-Δ的低功耗设计，我总结了几个要点：
- 阶数与OSR的平衡：一阶Σ-Δ功耗最低，但需要很高的OSR才能达到目标分辨率。二阶是甜点，功耗和性能比较均衡。三阶以上慎用。
- 运放设计是关键：调制器里的运放是功耗大头。我习惯用开关电容共模反馈结构，比连续时间结构省电30%以上。
- 数字滤波器别贪多：很多人觉得数字滤波器越复杂越好，其实不然。对于电池设备，CIC滤波器就够了，后面加一个简单的FIR补偿即可。
- 时钟可以降频：如果应用场景允许，可以在空闲时降低采样率。比如温度监测，每秒采一次就够了，没必要一直跑64kHz。
最后说一句，Σ-Δ ADC不是万能的。它不适合高速应用，也不适合需要瞬时响应的场景。但在电池供电的传感器、医疗设备、音频采集这些领域，它确实是低功耗高精度的不二之选。
下一章咱们聊聊流水线ADC，那个又是另一番天地了。