4、参考电压驱动：参考电压缓冲器设计、去耦电容选择、参考电压噪声对性能的影响

各位做ADC的朋友，咱们今天聊聊参考电压。说实话，这个环节是很多工程师容易忽视的坑。我见过不少设计，ADC芯片选得挺好，前端信号调理也到位，结果测出来的有效位数就是上不去。一查，问题出在参考电压上。

你想想看，SAR ADC的转换过程，本质上就是把输入信号和参考电压做比较。参考电压要是抖一下，转换结果就跟着抖。这可不是闹着玩的。

4.1 参考电压缓冲器设计

为什么需要缓冲器？SAR ADC在工作时，内部的电容阵列会不断地从参考电压抽取电荷。每次比较器判断完，都要重新给电容充电。这个充电电流是脉冲式的，峰值不小。

我个人的习惯是，绝对不要直接把基准源芯片的输出接到ADC的参考引脚上。基准源芯片的输出阻抗通常比较高，带载能力有限。你让它去驱动一个动态负载，电压肯定会被拉偏。

缓冲器的核心要求就两条：

• 低输出阻抗：这样才能快速响应电流突变
• 高带宽：至少要比ADC的采样时钟频率高一个数量级

常用的方案是用高速运放搭一个电压跟随器。选型时要注意，运放的压摆率要够。我在项目中遇到过用OPA627做缓冲，结果在16位精度下，参考电压的建立时间不够，导致最后两位码字跳动。后来换成了ADA4898，问题就解决了。

4.2 去耦电容选择

去耦电容这事儿，看着简单，其实门道不少。SAR ADC的参考引脚对电容的要求很特殊。

先说容量。我见过有人直接在参考引脚上放一个100μF的电解电容，觉得越大越好。其实不对。太大的电容，ESR也大，高频响应差。ADC需要的是一瞬间的大电流，电解电容根本来不及反应。

正确的做法是多电容并联：

电容类型	容量	作用
电解或钽电容	10-47μF	提供低频能量储备
陶瓷电容	0.1-1μF	中频去耦
高频陶瓷电容	0.01-0.1μF	高频去耦，应对瞬态电流

布局上也有讲究。高频小电容要紧贴ADC的参考引脚，走线越短越好。我曾经在一个项目里，就因为高频电容放远了2厘米，结果参考电压纹波大了3倍。后来把电容挪到引脚旁边，纹波立刻降下来了。

4.3 参考电压噪声对性能的影响

这部分是重点。参考电压噪声会直接叠加到转换结果上。为什么？因为ADC的量化过程，本质上是用参考电压去度量输入信号。参考电压本身在抖动，度量出来的结果自然不准。

咱们算笔账。对于一个16位的SAR ADC，参考电压是5V的话，1个LSB对应的电压是：

5V / 2^16 = 5V / 65536 ≈ 76.3μV

也就是说，参考电压上只要出现76μV的噪声，就会导致1个LSB的误差。你想想看，这要求有多苛刻。

参考电压噪声主要来自几个方面：

• 基准源本身的噪声：包括1/f噪声和宽带噪声
• 电源纹波耦合：通过基准源或缓冲器的电源引脚串进来
• 数字开关噪声：ADC内部的数字电路在切换时产生的噪声，通过衬底耦合到参考电压

我遇到过最头疼的情况是数字开关噪声。有一次调试一个12位的SAR ADC，静态测试时性能很好，一跑动态信号，有效位数就掉。查了半天，发现是ADC内部的数字逻辑在每次转换结束时产生一个尖峰，通过参考电压网络反馈到了输入端。后来在参考引脚和地之间加了一个RC低通滤波器，截止频率设在1MHz左右，才把这个问题压下去。

还有一个容易被忽略的点：PCB走线的寄生电感。参考电压的走线如果太长，寄生电感会和去耦电容形成谐振。这个谐振频率如果落在ADC的工作频带内，就会放大噪声。

我的建议是：

1. 参考电压走线要短而粗，尽量走成星形拓扑
2. 模拟地和数字地要分开，最后在一点汇合
3. 基准源和缓冲器的电源要单独滤波，不要和数字电路共用

嗯，说到这儿，我想起一个案例。有个朋友做医疗设备，用了16位的SAR ADC，怎么测信噪比都差3dB。我让他把参考电压的波形用示波器抓出来看，结果发现上面有20mV的100kHz纹波。一查，是板子上的DC-DC开关频率耦合过来的。后来在基准源前面加了一级LC滤波，问题就解决了。

所以啊，参考电压驱动这事儿，看着简单，其实处处是坑。但只要把缓冲器、去耦、噪声这三个环节都处理好，性能就能上去。说白了，就是低阻抗、多电容、短走线这九个字。

最后提醒一句：不要迷信仿真。参考电压的很多问题，仿真模型里是体现不出来的。我习惯的做法是，板子打样回来后，第一件事就是用示波器看参考电压的波形。看到干净的直流，心里才踏实。