第二章：抖动类型详解——随机抖动与确定性抖动

各位同学，咱们接着聊。上一章我讲了抖动的基本概念，这一章咱们深入看看抖动的“内部结构”。说白了，抖动不是一种单一的现象，它有好几种“变种”。搞懂这些变种，你才能对症下药。

2.1 随机抖动（Random Jitter, RJ）

随机抖动，英文叫 Random Jitter，简称 RJ。它的特点是——没有规律。你永远猜不到下一个时钟沿会早到还是晚到，早到晚到多少。

为什么会这样？因为它的来源是热噪声、散粒噪声这些物理层面的东西。这些噪声是随机的，服从高斯分布（正态分布）。

我个人习惯把 RJ 想象成“老天爷的脾气”。你没法消除它，只能尽量减小。我在项目中遇到过最头疼的一次，就是电源噪声和热噪声混在一起，怎么调都压不下去。后来发现是 PCB 布局时，时钟走线离大电流回路太近了。

RJ 的数学模型很简单：

RJ(t) ~ N(0, σ²)

其中 σ 就是 RMS 抖动值。你想想看，这个 σ 每增加一点，系统的误码率就会指数级上升。嗯，这里要注意，RJ 对高速 ADC 的影响尤其致命，因为它会直接抬高噪声底噪。

2.2 确定性抖动（Deterministic Jitter, DJ）

确定性抖动，简称 DJ。和 RJ 相反，它是有规律的。你可以预测它，甚至可以通过设计来补偿它。

DJ 的来源很明确：

• 电源噪声——开关电源的纹波会耦合到时钟路径上
• 串扰——相邻信号线的电磁干扰
• 阻抗不匹配——反射造成的信号畸变
• 占空比失真——时钟高低电平时间不对称

我曾经调试过一个 12 位 1GSPS 的 ADC 板子，SFDR 死活上不去。折腾了两天，最后发现是时钟缓冲器的电源退耦电容放错了位置。换了个 0402 的电容，抖动直接降了一半。这就是典型的确定性抖动——有因必有果。

DJ 的分布通常是双峰分布或者均匀分布，不像 RJ 那样是高斯分布。测量时，你可以通过眼图或者直方图一眼看出来。

2.3 周期抖动（Period Jitter, JPER）

周期抖动，测量的是每个时钟周期的实际长度和理想周期之间的偏差。说白了，就是看单个周期“长不长、短不短”。

公式很简单：

JPER(n) = T(n) - T_ideal

其中 T(n) 是第 n 个周期的实际长度，T_ideal 是理想周期。

周期抖动对 ADC 的影响，主要体现在采样时刻的误差上。你想想看，如果每个周期的长度都在变，那采样点就飘忽不定。对于高速 ADC 来说，这直接导致信噪比下降。

我记得有一次做 14 位 250MSPS 的 ADC 评估板，测出来的 SNR 比 datasheet 低了 3dB。查了半天，发现是时钟源本身的周期抖动超标了。换了个低相噪的晶振，问题解决。

2.4 周期间抖动（Cycle-to-Cycle Jitter, JCC）

周期间抖动，看的是相邻两个周期之间的长度差。公式：

JCC(n) = T(n+1) - T(n)

这个指标很有意思。它反映的是时钟的“突变”程度。如果时钟频率突然跳了一下，JCC 就会很大。

为什么这个指标重要？因为很多 PLL 和时钟恢复电路对周期间抖动特别敏感。我在项目中遇到过，一个锁相环怎么都锁不住，最后发现是参考时钟的 JCC 太大，导致 PLL 的鉴相器一直在错误地调整。

JCC 和 JPER 的区别，我打个比方：

• JPER 像一个人的身高——高就是高，矮就是矮
• JCC 像一个人走路时步长的变化——步子忽大忽小，就容易摔跤

对于 ADC 来说，JCC 大的时钟，会导致采样间隔不均匀。这在一些需要精确时间间隔的应用里（比如雷达、高速数据采集）是致命的。

2.5 长期抖动（Long-Term Jitter, JLT）

长期抖动，看的是经过很多个周期之后，时钟沿的累积偏移。公式：

JLT(N) = T(1) + T(2) + ... + T(N) - N * T_ideal

说白了，就是看时钟“跑偏”了多少。

长期抖动对 ADC 的影响，主要体现在长时间采样后的相位误差累积。比如你做一次长时间的 FFT 采集，如果时钟有长期抖动，那频谱上就会出现杂散。

我个人习惯用 Allan 方差来分析长期抖动。这个方法在频率源评估里很常用。我曾经用 Allan 方差发现一个 OCXO（恒温晶振）在 10 秒尺度上有明显的漂移，换了个更好的晶振后，ADC 的 SFDR 提升了 5dB。

嗯，这一章的内容就到这儿。你想想看，搞懂了这些抖动类型，你就能在调试时快速定位问题。下一章我会讲如何测量这些抖动，以及怎么用示波器和频谱仪来“抓”它们。到时候我会分享一些我踩过的坑，保证实用。