第四节：LC滤波器设计——LC谐振与陷波

好，咱们进入第四节。这一节讲的是LC滤波器设计里最核心、也最容易出问题的地方——谐振与陷波。

说实话，很多工程师画LC滤波器时，就是照着公式算一下截止频率，然后焊上去就完事了。结果一上电，纹波不但没压住，反而在某几个频率点被放大了。为什么？因为LC它天生就会谐振。

4.1 LC谐振——你躲不开的“双刃剑”

一个电感和一个电容串联或并联，就会形成一个谐振回路。在谐振频率点上，阻抗要么极小（串联谐振），要么极大（并联谐振）。

谐振频率的计算公式很简单：

f₀ = 1 / (2π√(LC))

举个例子，一个10μH的电感和一个100nF的电容串联：

f₀ = 1 / (2π × √(10×10⁻⁶ × 100×10⁻⁹))
   ≈ 1 / (2π × √(1×10⁻¹²))
   ≈ 1 / (2π × 1×10⁻⁶)
   ≈ 159 kHz

也就是说，在159kHz附近，这个LC串联回路的阻抗会变得非常低。如果你DAC输出的噪声刚好落在这个频率上，那恭喜你——噪声会被短路到地，效果很好。但如果噪声频率偏离了，那滤波效果就会大打折扣。

我在项目中遇到过一件事。有一次做一款音频DAC的输出滤波，我按公式算好LC值，仿真也过了。结果板子回来一测，20kHz附近有个尖峰，怎么都压不下去。后来发现，是LC的谐振频率刚好落在了20kHz，把噪声给“选”出来了。嗯，这就是谐振的“双刃剑”效应——用好了是滤波，用不好就是放大。

4.2 品质因数Q值——决定“尖峰”有多高

Q值，全称品质因数。它描述的是谐振回路的“尖锐程度”。

Q值越高，谐振峰越尖锐，带外衰减越快。但代价是——谐振频率附近的增益会很高，容易把噪声放大。

Q值越低，谐振峰越平缓，带外衰减变慢。但好处是——不容易出现尖峰，稳定性更好。

对于LC串联回路，Q值的计算公式是：

Q = (1/R) × √(L/C)

其中R是回路中的总串联电阻（包括电感的直流电阻、电容的ESR、走线电阻等）。

你看，R越小，Q值越高。所以如果你用了低ESR的电容和低DCR的电感，Q值就会很高。这时候如果DAC输出有谐振频率附近的噪声，就会被放大。

怎么控制Q值？最简单的方法就是串一个小电阻。比如在LC回路里串一个几欧姆的电阻，就能有效降低Q值。我习惯在电感后面串一个1-5Ω的电阻，具体值根据实际测试调整。

4.3 实际电感电容的寄生参数——理想元件不存在

好，现在咱们聊聊最坑人的部分——寄生参数。

你买回来的电感，数据手册上标的是10μH。但实际用起来，它还有串联电阻（DCR）和并联电容（自谐振电容）。电容也一样，除了标称容值，还有等效串联电阻（ESR）和等效串联电感（ESL）。

这些寄生参数会导致什么后果？

• 电感自谐振：当频率升高到某个点，电感的感抗和寄生电容的容抗相等，电感就变成了一个并联谐振回路。超过这个频率，电感就不再是电感了，而是电容！
• 电容自谐振：类似地，电容在高频时也会因为ESL而变成电感。
• Q值下降：寄生电阻会消耗能量，降低实际Q值。

举个例子，一个10μH的绕线电感，自谐振频率可能在几MHz到几十MHz之间。如果你DAC的噪声频率超过了这个自谐振频率，那这个电感就起不到滤波作用了，反而会引入新的问题。

我曾经吃过这个亏。有一次做一款高速DAC，输出噪声在50MHz左右。我随手拿了一个10μH的电感，没看SRF。结果焊上去一测，50MHz的噪声不但没减小，反而变大了。后来一查，那个电感的SRF才30MHz。50MHz时它已经变成电容了，和后面的滤波电容形成了新的谐振回路。嗯，从那以后，我选电感第一件事就是看SRF。

4.4 实际设计中的避坑指南

说了这么多理论，咱们来点实际的。以下是我这些年总结的几个要点：

1. 先仿真，再打板。用LTspice或ADS把LC滤波器的频率响应仿真一下，看看有没有意外的谐振峰。我习惯在仿真里把电感的DCR和电容的ESR都加进去，这样更接近实际情况。
2. 留好调试位置。PCB上预留串联电阻和并联电容的位置。万一Q值太高，可以串电阻降Q；万一截止频率偏了，可以换电容微调。
3. 注意布局。LC滤波器的输入和输出要分开走线，不要靠得太近。否则会通过寄生电容耦合，导致高频噪声直接跳过滤波器。我一般会在LC滤波器周围加一圈地孔隔离。
4. 实测验证。板子回来后，用频谱仪或网络分析仪测一下实际的频率响应。不要只看仿真结果。仿真和实测之间，往往差着一个“寄生参数”的距离。

好，这一节就到这里。下一节咱们讲多级LC滤波器的设计，以及如何用它们来对付宽频噪声。到时候我会分享一个我实际用过的四阶LC滤波器案例，效果很不错。