3. ADC基础原理：从模拟到数字的桥梁
大家好，我是你们的老朋友。今天我们来聊聊ADC——模数转换器。说实话，在我刚入行那会儿，总觉得ADC是个黑盒子，信号进去，数字出来，中间发生了什么？嗯，今天我们就把它拆开看看。
3.1 ADC工作原理：它到底在干什么？
ADC的核心任务很简单：把连续的模拟信号，变成离散的数字信号。你想想看，现实世界里的温度、声音、电压，都是连续变化的。但我们的单片机、DSP、FPGA，只能处理0和1。所以ADC就是那个翻译官。
具体怎么翻译的呢？我习惯把它分成三步：
- 采样：每隔一段时间，抓一个瞬间的电压值
- 量化：把这个电压值，归到最近的"台阶"上
- 编码：把台阶的编号，变成二进制数输出
举个例子。假设输入电压是0~5V，我们用3位的ADC。那5V就被分成8个台阶（2^3=8），每个台阶约0.625V。如果输入是2.8V，它落在第4个台阶（2.5V~3.125V），输出就是二进制100。
核心要点：采样是离散时间，量化是离散幅度。这两步做完，模拟信号就彻底变成数字了。
3.2 主要性能指标：选ADC看什么？
我在项目里选型ADC，主要盯死四个参数。少一个，后面调试就得哭。
3.2.1 分辨率
分辨率就是ADC能分辨的最小电压变化。说白了，就是台阶有多细。12位的ADC有4096个台阶，16位的有65536个。分辨率越高，台阶越细，精度越好。
计算公式： 最小量化单位 = 参考电压 / 2^N
比如5V参考电压，12位ADC：5/4096 ≈ 1.22mV。也就是说，输入变化小于1.22mV，ADC是看不出来的。
我的经验：别盲目追求高分辨率。我曾经在一个项目里用了24位的ADC，结果噪声比量化台阶还大，白白浪费了精度。选型时，先算算你的信号噪声有多大。
3.2.2 采样率
采样率就是ADC每秒能采多少次，单位是SPS（每秒采样数）或Hz。根据奈奎斯特定理，采样率至少要是信号最高频率的两倍。
但实际工程中，我一般留3~5倍的余量。为什么？因为抗混叠滤波器不是理想砖墙，过渡带需要空间。
| 信号类型 | 信号频率 | 建议采样率 |
|---|---|---|
| 温度传感器 | 几Hz | 10~100 SPS |
| 音频 | 20kHz | 44.1k~96k SPS |
| 振动监测 | 10kHz | 50k~100k SPS |
| 雷达中频 | 100MHz | 250M~1G SPS |
3.2.3 INL（积分非线性）
INL描述的是ADC实际传输曲线和理想直线之间的最大偏差。说白了，就是整体准不准。
举个例子，理想情况下，输入1V应该输出码值100，输入2V输出200。但实际芯片可能1V输出98，2V输出202。这个偏差就是INL。
避坑指南：我曾经用过一款ADC，手册上INL写着±2LSB。结果在某个特定输入电压下，偏差达到了4LSB。后来查了应用笔记才知道，那个电压点刚好是内部电容阵列的谐振点。所以，INL的典型值看看就好，一定要看最大值。
3.2.4 DNL（微分非线性）
DNL描述的是相邻两个码值之间的台阶宽度是否均匀。理想情况下，每个台阶都是1LSB。如果某个台阶是1.5LSB，那DNL就是+0.5LSB。
DNL最怕什么？丢码。如果DNL小于-1LSB，意味着某个台阶宽度为0，那个码值永远不会出现。这在闭环控制系统里是致命的。
记住：INL看整体精度，DNL看局部均匀性。做测量仪器，两个都要严控。做音频，DNL更重要，因为不均匀会导致谐波失真。
3.3 ADC分类概述：各有各的脾气
ADC的架构很多，我挑几个常见的说说。每个架构都有自己的性格，选对了事半功倍。
3.3.1 逐次逼近型（SAR ADC）
SAR ADC是目前最通用的架构。它用二分法逐位逼近输入电压。12位的SAR ADC，需要12个时钟周期完成一次转换。
优点：功耗低、速度快、尺寸小
缺点：分辨率做不高（一般16位封顶）、需要前端驱动电路
我个人的习惯是，采样率1M以下、分辨率16位以内的应用，首选SAR。汽车电子里的传感器采集，大部分都是SAR的天下。
3.3.2 流水线型（Pipeline ADC）
流水线型把多个低精度的ADC级联起来，每一级处理一部分精度。就像流水线工厂，每个工位只做一道工序。
优点：速度快（几十M到几百M）、分辨率适中（12~16位）
缺点：功耗大、延迟高（因为有多级流水）
通信基站、雷达接收机里，Pipeline ADC是主力。我记得有个5G基站的项目，用的就是14位250M的Pipeline ADC，功耗将近1W，散热片都得专门设计。
3.3.3 Σ-Δ型（Sigma-Delta ADC）
Σ-Δ ADC走的是"以时间换精度"的路子。它用很低的精度（1位）但极高的采样率，再通过数字滤波把精度提上去。
优点：分辨率极高（24位很常见）、线性度好
缺点：速度慢（一般几十kSPS）、有延迟
音频Codec、精密称重传感器、地震监测，这些地方非Σ-Δ莫属。我做过一个电子秤的项目，用的就是24位Σ-Δ ADC，分辨率能做到0.1g，但采样率只有10SPS。
3.3.4 闪存型（Flash ADC）
Flash ADC是速度之王。它用2^N-1个比较器并行工作，一个时钟周期就出结果。
优点：速度极快（GHz级别）
缺点：分辨率做不高（8位就很大了）、功耗和面积随分辨率指数增长
示波器前端、高速数据采集卡里能看到Flash ADC的身影。嗯，这里要注意，8位的Flash ADC需要255个比较器，10位就要1023个，芯片面积大得吓人。
| 架构 | 分辨率 | 采样率 | 功耗 | 典型应用 |
|---|---|---|---|---|
| SAR | 8~16位 | ~10M SPS | 低 | 传感器、汽车电子 |
| Pipeline | 12~16位 | ~1G SPS | 高 | 通信、雷达 |
| Σ-Δ | 16~24位 | ~100k SPS | 中 | 音频、精密测量 |
| Flash | 6~8位 | ~10G SPS | 极高 | 示波器、高速采集 |
3.4 选型实战：我踩过的坑
最后分享一个真实案例。有次做车载BMS（电池管理系统），需要采集每节电池的电压。电池串有96节，每节电压范围2.5V~4.2V，精度要求±5mV。
我一开始选了16位SAR ADC，觉得分辨率够用（4.2V/65536≈0.064mV）。结果实际测试，误差达到了±15mV。为什么？
问题出在共模电压上。电池串联，最高一节的正极对地有400V。普通ADC的输入范围只有0~5V，根本扛不住。后来换了隔离型Σ-Δ ADC，每个电池配一个独立的ADC前端，才把问题解决。
我的建议：选ADC别只看分辨率和采样率。输入范围、共模抑制、电源抑制、温漂，这些在实际项目中往往更致命。多看几遍数据手册的"应用信息"章节，那里藏着很多坑。
好了，ADC的基础原理就聊到这儿。下一章我们讲ADC的驱动电路设计，那才是真正考验硬件功底的地方。到时候我会分享一个让我加班到凌晨三点的故事，嗯，你们会喜欢的。