4、SPI时序参数：时钟频率、建立时间、保持时间、数据有效窗口，如何阅读数据手册

各位好，这一节我们来啃一块硬骨头——SPI的时序参数。

说实话，我刚入行那会儿，看到数据手册里那些密密麻麻的时序图，头都大了。什么t_su、t_h、t_v，一堆符号看得人眼花。但后来我发现，搞懂这些参数，恰恰是区分「会用SPI」和「用好SPI」的分水岭。

今天我就把这块掰开了讲。你想想看，为什么有时候SPI通信在低速下跑得好好的，一提高频率就丢数据？为什么两个芯片的SPI接口明明都标着「兼容」，连上去就是不行？答案全在这些时序参数里。

4.1 时钟频率：能跑多快，不是拍脑袋定的

SPI的时钟频率，说白了就是SCLK每秒翻转多少次。频率越高，数据传输越快。但这里有个坑——不是主设备能发多快，从设备就能收多快。

关键点：时钟频率受限于通信双方中较慢的那一方。

我在项目中遇到过这样的事：选了一颗号称支持50MHz SPI的Flash芯片，结果板子调出来死活只能跑到20MHz。查了半天，发现是主控的SPI输出驱动能力不够，信号边沿变缓了，导致从设备采样出错。嗯，数据手册上写的「50MHz」，是在理想测试条件下测出来的。

4.2 建立时间（t_su）：数据要提前到位

建立时间，英文叫Setup Time。它的定义很简单：在时钟采样沿到来之前，数据信号必须保持稳定的最短时间。

为什么要有这个时间？因为从设备内部的触发器需要一点时间来「看清楚」数据线上的电平。你想想看，数据刚变过来，时钟沿就到了，触发器还没反应过来，采到的可能是中间态。

我的理解方式：建立时间就是「数据提前到场的时间」。就像开会，你得提前几分钟到会议室，不能踩着点冲进去。

看数据手册时，你会看到类似这样的参数：

参数	符号	最小值	最大值	单位
数据建立时间	tsu	5	-	ns
数据保持时间	th	2	-	ns

这个表格的意思是：在时钟采样沿之前，数据至少要保持5ns不变。少于5ns？那从设备可能采错数据。

4.3 保持时间（t_h）：采样后别急着走

保持时间跟建立时间正好相反。它指的是：在时钟采样沿之后，数据信号必须继续维持稳定的最短时间。

为什么需要保持时间？因为触发器采样完成后，还需要一点时间来把数据「锁存」到内部寄存器。如果时钟沿一过，数据立刻就变了，锁存过程可能被打断。

我个人习惯把这两个时间放在一起记：建立时间管「来之前」，保持时间管「走之后」。数据在时钟沿前后都要稳定一段时间，才能保证正确采样。

4.4 数据有效窗口：一个更直观的概念

数据有效窗口，英文叫Data Valid Window。这个概念是我后来才真正理解的。

说白了，数据有效窗口就是：从数据准备好，到数据开始失效，这段时间窗口。在这个窗口内，接收方可以安全地采样数据。

怎么算？公式很简单：

数据有效窗口 = 时钟周期 - (建立时间 + 保持时间)

举个例子：假设时钟频率是10MHz（周期100ns），建立时间要求10ns，保持时间要求5ns。那么：

有效窗口 = 100ns - 10ns - 5ns = 85ns

这85ns就是你可以安全采样的时间范围。窗口越大，设计越宽松；窗口越小，对PCB走线、信号质量的要求就越高。

我记得有一次调试一个高速SPI接口，频率跑到50MHz（周期20ns），从设备的建立时间要求是8ns，保持时间要求是5ns。你算算：20 - 8 - 5 = 7ns。有效窗口只有7ns！稍微有点信号反射或者走线延迟，数据就采错了。那次调了我整整两天。

4.5 如何阅读数据手册中的时序图

好，理论说完了，咱们来点实战的。怎么读数据手册里的时序图？

我一般按这个步骤来：

1. 先找时序图——通常在数据手册的「Electrical Characteristics」或「Timing Diagram」章节
2. 确定采样沿——看是上升沿采样还是下降沿采样，这决定了你的SPI模式（CPOL/CPHA）
3. 找关键参数表——建立时间、保持时间、时钟高低电平时间、数据输出有效时间
4. 计算有效窗口——用上面的公式算一下，心里有个数
5. 检查最差情况——注意看参数表里给的是「最小值」还是「最大值」，设计时要按最差情况来

4.6 实际案例分析：一个典型的SPI读操作时序

咱们来看一个实际例子。假设你用的是某款常见的SPI Flash芯片，数据手册上写着：

• 最大时钟频率：50MHz（周期20ns）
• 数据建立时间（t_SU）：5ns（最小值）
• 数据保持时间（t_H）：2ns（最小值）
• 时钟低电平时间（t_CL）：8ns（最小值）
• 时钟高电平时间（t_CH）：8ns（最小值）

注意看，时钟高低电平时间加起来是16ns，但周期是20ns。这意味着有4ns的余量。这4ns就是给时钟抖动、走线延迟留的。

如果你把主控的SPI时钟频率设到50MHz，那么：

有效窗口 = 20ns - 5ns - 2ns = 13ns

13ns看起来还行。但如果你把频率提到60MHz（周期16.7ns）：

有效窗口 = 16.7ns - 5ns - 2ns = 9.7ns

9.7ns，再加上PCB走线的延迟、信号上升时间，实际窗口可能只有5~6ns。这时候就容易出问题了。

所以我个人的建议是：别卡着极限跑。数据手册上写50MHz，你跑40MHz，留20%余量，系统稳定性会好很多。

4.7 总结一下

这一节我们聊了SPI时序的几个核心参数：

• 时钟频率——决定了传输速度，但要考虑双方能力
• 建立时间——数据在时钟沿之前要稳定
• 保持时间——数据在时钟沿之后要维持
• 数据有效窗口——安全采样的时间范围
• 读数据手册的方法——按步骤来，别跳着看

下一节我们会讲SPI多设备扩展的硬件设计，包括片选信号的分配、总线拓扑的选择。到时候你会用到今天学的这些时序知识，来判断多个设备能不能共享同一条SPI总线。

好，今天就到这儿。有什么问题，咱们下节课见。