3. 功耗模型基础：动态功耗与静态功耗
功耗分析这件事，我刚开始做的时候也觉得挺枯燥的。不就是算算电流电压嘛？直到有一次，我负责的一个28nm芯片在测试时发热严重，封装差点扛不住。那时候我才真正意识到——功耗模型不是纸上谈兵，它直接决定了你的芯片能不能正常工作。
今天我们就来聊聊功耗模型的基础。说白了，芯片功耗就两大类：动态功耗和静态功耗。咱们一个一个拆开看。
3.1 动态功耗：开关功耗 + 短路功耗
动态功耗，就是电路在翻转时消耗的能量。你想想看，信号从0变1，再从1变0，这个过程肯定要耗电。动态功耗又分成两部分：开关功耗和短路功耗。
3.1.1 开关功耗（Switching Power）
开关功耗是动态功耗的大头。它的物理本质是什么？就是给负载电容充电、放电。每次翻转，电流从电源流到负载电容，或者从电容流到地，能量就这么消耗掉了。
公式很简单：
P_sw = α × C_L × V_DD² × f这里：
- α：翻转活动因子（0到1之间）
- C_L：负载电容（包括栅电容和互连电容）
- V_DD：电源电压
- f：时钟频率
我个人习惯把这个公式记成「电压平方最要命」。为什么？因为V_DD是平方项。你从1.0V降到0.8V，功耗直接降36%。我在做低功耗项目时，第一件事就是看能不能降电压。
关键点：开关功耗与频率成正比，与电压的平方成正比。降低电压是减功耗最有效的手段，但要注意时序裕量。
3.1.2 短路功耗（Short-Circuit Power）
短路功耗很多人容易忽略。它发生在输入信号翻转的瞬间——PMOS和NMOS同时导通，形成从VDD到GND的直流通路。
公式长这样：
P_sc = α × I_sc × V_DD × t_sc × f其中：
- I_sc：短路电流峰值
- t_sc：短路持续时间（取决于输入斜率）
嗯，这里要注意。短路功耗在先进工艺下占比不大，一般5%-10%。但如果你输入信号斜率很慢，短路电流持续时间变长，这个比例会飙升。我曾经在一个40nm项目中，因为时钟树上的buffer输入斜率没优化好，短路功耗占了总动态功耗的18%。后来调整了cell的驱动强度，才压下来。
我的经验：在综合阶段，尽量选择驱动强度适中的标准单元。驱动太弱，输入斜率变慢，短路功耗增加；驱动太强，负载电容变大，开关功耗上升。这是个平衡艺术。
3.2 静态功耗：漏电功耗
静态功耗，就是电路不翻转时也在消耗的功率。说白了就是漏电。在28nm以下工艺，漏电功耗已经不能忽视了。我记得有个7nm的项目，待机时漏电功耗占了总功耗的60%以上。
静态功耗主要包括：
- 亚阈值漏电（Subthreshold Leakage）：晶体管关断时，源漏之间仍有微弱电流
- 栅极漏电（Gate Leakage）：栅氧化层太薄，电子直接隧穿过去
- 栅极感应漏电（GIDL）：漏极附近的高电场导致漏电
- 结漏电（Junction Leakage）：源漏与衬底之间的PN结反向漏电
静态功耗的简化公式：
P_static = I_leak × V_DD其中I_leak是所有漏电电流的总和。这个值跟温度关系极大——温度每升高10°C，亚阈值漏电大约翻一倍。所以芯片温度高了，漏电功耗会恶性循环。
避坑指南：我曾经在65nm项目中，只关注了动态功耗，没仔细算漏电。结果芯片在高温环境下（85°C）待机电流比常温大了3倍多。从那以后，我每次做功耗分析都会跑三个温度点：-40°C、25°C、125°C。
3.3 总功耗计算公式
把动态和静态加起来，就是芯片的总功耗：
P_total = P_dynamic + P_static
= (P_sw + P_sc) + P_static
= (α × C_L × V_DD² × f + α × I_sc × V_DD × t_sc × f) + I_leak × V_DD这个公式看着复杂，其实你拆开看就三部分：
- 开关功耗：跟频率、电压平方、负载电容成正比
- 短路功耗：跟频率、电压、短路时间成正比
- 静态功耗：跟电压、漏电电流成正比
在实际项目中，我们通常用EDA工具（比如PrimeTime PX、Voltus）来精确计算。但作为工程师，你必须理解这些公式背后的物理意义。否则工具报了个功耗异常，你都不知道从哪查起。
总结一下：
- 动态功耗是「干活」时消耗的，跟频率和电压关系最大
- 静态功耗是「待机」时消耗的，跟温度和工艺关系最大
- 先进工艺下，两者都要重视，不能偏废
好了，功耗模型的基础就聊到这儿。下一节我们会深入讲讲台积电工艺库中，这些功耗参数是怎么建模的，以及如何在Liberty文件中找到它们。到时候我会拿一个实际的工艺库文件，带你们一行一行看。