第一章：台积电工艺概览
各位同学好，我是老张。在芯片设计这行摸爬滚打了十几年，今天咱们来聊聊台积电的工艺。说实话，每次新项目启动，选工艺节点都是我最头疼的事之一。选对了，项目顺风顺水；选错了，后面全是坑。
台积电，全球最大的半导体代工厂。你可能觉得这名字听着耳熟，但它的发展史其实挺有意思的。1987年成立，当时谁也没想到它会成为今天的霸主。我入行那会儿，台积电还在搞0.13微米工艺，现在呢？3纳米都量产了。这速度，你想想看。
1.1 台积电发展史：从默默无闻到行业霸主
台积电的故事，说白了就是一部「专注代工」的逆袭史。1987年，张忠谋在台湾新竹科学园区创立了台积电。那时候半导体行业的主流模式是IDM（整合器件制造），像英特尔、三星这种，自己设计、自己制造、自己封测。台积电偏偏不走寻常路——只做代工，不设计芯片。
这个决定在当时被很多人嘲笑。我记得有前辈跟我说过，早期台积电接单有多难？客户不信任，怕设计泄露。但台积电硬是靠着「绝不涉足设计」的承诺，一步步赢得了信任。
几个关键节点：
- 1990年代：0.35微米、0.25微米工艺，开始站稳脚跟
- 2000年代：130nm、90nm、65nm，逐渐成为主流代工厂
- 2010年代：28nm大获成功，之后16nm、7nm、5nm一路领先
- 2020年代：3nm量产，2nm研发中，继续领跑
为什么台积电能赢？我个人觉得，核心就两点：一是对工艺的极致追求，二是对客户的绝对忠诚。你想想，苹果、英伟达、AMD这些大客户，为什么都愿意把最先进的芯片交给台积电做？因为放心。
1.2 先进工艺节点：N7 / N5 / N3 深度解析
好，咱们进入正题。N7、N5、N3，这三个节点是目前台积电的主力。每个节点我都做过项目，踩过坑，今天把经验分享给你们。
N7（7纳米）
N7是台积电第一个真正意义上的「先进工艺」节点。2018年量产，到现在依然是很多中高端芯片的首选。为什么？因为成熟、稳定、性价比高。
技术特点：
- 采用EUV（极紫外光刻）技术，但只用在部分层
- 逻辑密度比10nm提升约1.6倍
- 功耗降低约30-40%
我在2019年做过一个AI加速器项目，用的就是N7。当时团队里有人建议直接上N5，我坚持用N7。为什么？因为N7的PDK（工艺设计套件）更成熟，设计规则更稳定。结果证明我是对的——那个项目一次流片成功，而同期用N5的团队，光ECO就做了三轮。
N5（5纳米）
N5是台积电的「性能怪兽」。2020年量产，相比N7，逻辑密度提升约1.8倍，功耗降低约30%。苹果的A14、M1芯片都是用的N5。
技术特点：
- 全面采用EUV，光刻层数大幅增加
- FinFET结构优化，沟道控制更好
- SRAM单元缩小，但漏电控制是挑战
说实话，N5的设计难度比N7高了一个档次。设计规则更复杂，寄生参数更敏感。我有个朋友做N5项目，因为没处理好IR Drop（电压降），芯片在低频下正常工作，高频直接死机。查了两个月才发现是电源网络设计有问题。
N3（3纳米）
N3是台积电目前最先进的量产节点。2022年底量产，主要面向高性能计算和移动处理器。说实话，N3的设计难度，比N5又上了一个台阶。
技术特点：
- 继续使用FinFET（不是GAA，这点要注意）
- 逻辑密度比N5提升约1.3-1.5倍
- 功耗降低约25-30%
- 设计规则极其复杂，DRC（设计规则检查）跑一次要几天
N3我还没亲自做过项目，但跟台积电的AE（应用工程师）聊过很多次。他们透露了一个关键信息：N3的「工艺角」比N5更宽，这意味着时序收敛会更难。你想想看，同样的设计，在N3上可能要花两倍的时间来做时序优化。
| 工艺节点 | 量产时间 | 逻辑密度提升 | 功耗降低 | 主要应用 |
|---|---|---|---|---|
| N7 | 2018 | 1.6x (vs 10nm) | 30-40% | 中高端SoC、AI芯片 |
| N5 | 2020 | 1.8x (vs N7) | 30% | 旗舰手机、PC处理器 |
| N3 | 2022 | 1.3-1.5x (vs N5) | 25-30% | 高性能计算、顶级移动芯片 |
1.3 工艺选型策略：怎么选才不后悔？
好，到了最实际的部分。工艺选型，说白了就是「权衡」。性能、功耗、面积、成本、风险、产能，这六个维度，你不可能全都要。
我个人总结了一套选型流程，分享给你们：
- 先看应用场景：你的芯片是跑在手机里，还是服务器上？功耗预算多少？
- 再看成本预算：N3的光罩费，一套下来几千万美元。你扛得住吗？
- 评估设计团队能力：团队有没有做过先进工艺？没有的话，建议从N7起步。
- 考虑产能和交期：台积电的先进工艺产能一直紧张。你排得上队吗？
- 留好备选方案：万一这个工艺节点出问题，你能快速切换到另一个吗？
举个例子。2021年，我们团队做一个物联网芯片。功耗要求极低，面积要小，但性能要求不高。有人建议用N7，我直接否了。为什么？N7的光罩费太贵，而且对于物联网芯片来说，性能过剩。最后选了台积电的22nm ULL（超低漏电）工艺，成本只有N7的十分之一，功耗还更低。你看，选对工艺，比选「好」工艺重要得多。
最后说一句：工艺选型没有标准答案。每个项目都有自己的约束条件。我的经验是，多跟台积电的AE沟通，多看看同行的案例，多听听前辈的教训。嗯，今天就先聊到这儿，下一章咱们深入讲讲N7的设计规则。