第四章：刻蚀工艺与DFM：刻蚀原理与类型、刻蚀负载效应、刻蚀热点分析与优化、刻蚀DFM规则

各位工程师朋友，大家好。今天我们聊聊刻蚀。说实话，在DFM的各个环节里，刻蚀是我个人觉得最“玄学”的一环。为什么？因为光刻好歹有明确的图形，刻蚀却是化学反应加物理轰击，变量太多了。我在项目中遇到过好几次，版图检查全过了，结果流片回来刻蚀出了问题，那叫一个头疼。

4.1 刻蚀原理与类型：干法还是湿法？

刻蚀的本质，就是把光刻后暴露出来的材料去掉。嗯，听起来简单，但怎么去掉，差别大了。

刻蚀分两大类：湿法刻蚀和干法刻蚀。

• 湿法刻蚀：用化学药液浸泡。优点是便宜、速度快。缺点是各向同性，说白了就是横向也刻，图形容易走样。我早期做功率器件时用过湿法，那会儿线宽大，问题不大。现在先进工艺，基本不敢用了。
• 干法刻蚀：用等离子体轰击加化学反应。方向性好，可以做到各向异性。先进工艺的主力。但设备贵，工艺窗口窄。

你想想看，干法刻蚀里又分很多种：

类型	原理	典型应用
RIE（反应离子刻蚀）	物理轰击+化学反应	氧化硅、氮化硅刻蚀
ICP（电感耦合等离子体）	高密度等离子体，独立控制离子能量	深硅刻蚀、金属刻蚀
IBE（离子束刻蚀）	纯物理轰击	高精度、无化学反应需求

我个人习惯，在先进工艺节点，优先考虑ICP-RIE。为什么？因为它的均匀性和选择性更好控制。当然，代价就是工艺调试周期长。

4.2 刻蚀负载效应：为什么图形密度不同，刻蚀深度不一样？

这是个大坑。我记得刚入行时，设计了一个SRAM阵列，周围全是密集图形，边缘放了一些孤立的大块 dummy。结果流片回来，孤立区域的刻蚀深度比密集区深了将近10%。

为什么会这样？这就是刻蚀负载效应。

简单说，刻蚀反应需要反应物，也会产生副产物。图形密集的地方，反应物消耗快，副产物堆积多，刻蚀速率自然慢。孤立图形区域，反应物充足，副产物容易排出，刻蚀速率就快。

负载效应分两种：

• 宏观负载效应：芯片不同区域图形密度差异大，导致全局刻蚀不均匀。
• 微观负载效应：局部图形间距、宽度的差异，导致同一芯片内不同位置刻蚀速率不同。

4.3 刻蚀热点分析与优化：那些容易出问题的地方

刻蚀热点，就是版图上刻蚀工艺容易失效的位置。我总结了几类常见热点：

1. 窄沟槽/高深宽比结构：反应物进不去，副产物出不来。容易刻蚀不干净，或者底部留下“草”。
2. 孤立大块图形边缘：刚才说的负载效应，边缘刻蚀速率快，容易过刻。
3. 转角/尖角区域：电场集中，等离子体轰击更强，容易造成“凹槽”或“缺口”。
4. 不同材料交界处：比如金属与通孔界面，刻蚀速率不同，容易产生“台阶”或“残留”。

怎么优化？我建议从两个方向入手：

第一，版图设计层面：

• 添加 dummy 图形，平衡图形密度。注意 dummy 的尺寸和间距要符合规则。
• 避免极端窄的线条和间距。如果必须用，考虑用“slotting”或“切分”技术。
• 转角处做倒角或圆角处理。我在一个射频项目中试过，刻蚀均匀性提升了15%。

第二，工艺参数层面：

• 调整气体流量、压力、功率。比如增加氧气比例可以加快副产物挥发。
• 使用“两步刻蚀”或“脉冲刻蚀”技术。先快后慢，或者间歇性刻蚀，减少热效应。

4.4 刻蚀DFM规则：设计端能做什么？

好了，前面讲了原理和问题，现在说规则。刻蚀DFM规则，说白了就是设计端给工艺端“铺路”。

中芯国际的先进工艺，刻蚀DFM规则通常包括以下几类：

规则类别	具体内容	我的建议
最小线宽/间距	保证刻蚀能分辨的最小尺寸	不要卡着极限值设计，留10%余量
图形密度范围	规定单位面积内图形占比的上下限	用密度检查工具跑一遍，别偷懒
深宽比限制	孔或沟槽的深度与宽度之比	超过5:1就要小心了，考虑用倾斜刻蚀
转角/倒角规则	规定最小倒角半径或切角尺寸	能圆角就别直角，刻蚀会感谢你
dummy填充规则	规定dummy的形状、间距、与有源区的距离	dummy不是随便放的，要符合工艺要求

最后，我分享一个实战经验。在做28nm项目时，我们遇到一个刻蚀热点：M1层有一条长走线，旁边是密集的via阵列。刻蚀后，走线边缘出现了“凹陷”。分析后发现，是via阵列消耗了太多反应物，导致走线边缘刻蚀速率异常。

解决办法？我们在走线两侧各加了一条“保护线”，宽度和间距按规则设计。保护线不参与电路功能，只用来平衡刻蚀负载。效果立竿见影，凹陷问题消失了。

嗯，刻蚀就是这样，有时候一个简单的版图调整，就能解决大问题。希望大家在设计时，多想想刻蚀工艺的感受。

---

公众号:蓝海资料掘金营，微信deep3321