2、像素单元基础:4T像素结构详解、光电二极管(PD)设计、传输栅极(TG)与浮置扩散区(FD)
好,我们直接进入正题。像素单元,说白了就是CIS图像传感器的“眼睛”。你想想看,没有它,光信号怎么变成电信号?今天咱们就聊聊最经典的4T像素结构,以及里面几个关键器件——光电二极管、传输栅极和浮置扩散区。
2.1 4T像素结构:为什么是四个晶体管?
4T像素,顾名思义,就是每个像素里用了四个晶体管。哪四个?传输管(TG)、复位管(RST)、源跟随器(SF)和行选管(RS)。我刚开始接触CIS时,觉得3T结构更简单,为什么非要搞4T?
原因其实很直接:降低噪声。3T像素最大的问题是复位噪声和暗电流噪声很难消除。4T结构引入了一个“浮置扩散区”(FD),配合传输栅极,可以实现真正的相关双采样(CDS)。
核心要点:4T像素的“灵魂”在于TG和FD的配合。TG负责把光电二极管里的电荷“瞬间”转移到FD,而FD则是一个低电容的电荷存储节点。这样,复位噪声和1/f噪声都能被CDS技术有效抑制。
我个人习惯把4T像素的工作流程分成四步:
- 复位:RST打开,FD被复位到高电位(VDD)。
- 采样复位电平:读出FD的复位电压(VRST)。
- 转移:TG打开,PD中的光生电荷全部转移到FD。
- 采样信号电平:读出FD的信号电压(VSIG)。
你看,VRST和VSIG的差值,就是真正的光信号。这个差值里,复位噪声被减掉了。
我的经验:有一次在项目中,我们为了省面积,把TG的尺寸做小了。结果发现转移效率上不去,图像有拖尾。后来我建议把TG的沟道长度稍微加长一点,同时优化了栅氧化层厚度,问题才解决。嗯,这里要注意,TG的尺寸不能随便缩。
2.2 光电二极管(PD)设计:光生电荷的“水库”
光电二极管,就是像素里收集光生电荷的地方。它的设计直接决定了量子效率(QE)和满阱容量(FWC)。
PD的结构有很多种,最常用的是钉扎光电二极管(PPD)。为什么叫“钉扎”?因为它在表面形成了一层P+钉扎层,把表面复合中心给“钉”住了,从而大大降低了暗电流。
设计PD时,我主要关注三个参数:
- 结深:决定了蓝光和红光的响应。结深太浅,蓝光吸收好但红光吸收差;结深太深,红光吸收好但蓝光容易在表面复合。我一般会根据工艺节点和光谱需求来折中。
- 掺杂浓度:影响耗尽区宽度和满阱容量。浓度太高,耗尽区窄,FWC小;浓度太低,容易穿通。我记得有个项目,为了追求高FWC,把N型掺杂浓度降得很低,结果发现PD和FD之间发生了穿通,电荷还没转移就漏过去了。
- 面积:像素尺寸定了,PD面积也就定了。但要注意,PD不能做得太大,否则会影响TG和FD的布局。
避坑指南:我曾经在0.18um工艺上设计过一款PPD,因为钉扎层的注入能量没控制好,导致钉扎层太浅,表面复合依然严重。后来调整了注入能量和退火条件,暗电流才降下来。所以,钉扎层的工艺窗口其实很窄,一定要仔细仿真。
2.3 传输栅极(TG):电荷转移的“阀门”
TG的作用,就是把PD里的电荷“瞬间”转移到FD。这个“瞬间”有多快?通常要求在几十纳秒内完成。如果转移不彻底,就会产生残影(image lag)。
TG的设计,说白了就是电势分布的设计。TG打开时,PD和FD之间的电势要形成一个“斜坡”,让电荷能顺利滑过去。如果中间有个“坑”,电荷就会陷在里面。
我常用的优化手段:
- 栅氧化层厚度:薄氧化层可以降低阈值电压,提高转移效率。但太薄了容易漏电。
- 沟道掺杂:在TG下方做一层轻掺杂的P型层,可以调节电势分布,防止势垒形成。
- TG与PD的重叠:重叠区域太小,转移效率低;重叠区域太大,会增加暗电流。我一般控制在0.1~0.2um之间。
关键数据:转移效率(CTE)是衡量TG性能的核心指标。好的设计,CTE应该大于99.99%。如果CTE只有99.9%,那对于高动态范围的应用来说,残影就会很明显。
2.4 浮置扩散区(FD):电荷到电压的“转换器”
FD是一个电容节点,它的作用是把电荷转换成电压。转换增益(CG)由FD的电容决定:CG = q / CFD。电容越小,增益越高。
FD的设计,我主要关注两点:
- 电容大小:电容太小,增益高但满阱容量小;电容太大,满阱容量大但增益低。需要根据应用场景来平衡。比如,暗光环境下需要高增益,那就把FD做小一点。
- 漏电流:FD的漏电流会直接增加暗噪声。我一般会在FD周围加一圈P型环,隔离衬底噪声。
我记得有一次,客户要求高动态范围,我们就把FD的电容做大了。结果发现,虽然动态范围上去了,但暗光下的信噪比下降了。后来我们采用了双转换增益(DCG)技术,通过切换FD的电容来适应不同光照条件。嗯,这个技术现在很流行。
我的建议:设计FD时,一定要做寄生参数提取。FD的金属连线、接触孔都会引入寄生电容,这些电容会降低转换增益。我习惯在版图阶段就做后仿真,确保FD的电容值在目标范围内。
2.5 小结:4T像素的“平衡艺术”
你看,4T像素的设计,其实就是一场平衡艺术。PD要兼顾QE和FWC,TG要兼顾转移效率和漏电,FD要兼顾增益和动态范围。任何一个环节出了问题,都会影响最终图像质量。
我个人觉得,做像素设计,最重要的是理解工艺与设计的交互。你光看仿真结果是不够的,必须了解工艺的波动范围。比如,注入能量的偏差、退火温度的变化,都会影响PD的结深和TG的阈值电压。
好了,这一章就到这里。下一章我们会聊聊像素阵列的布局和读出电路,到时候再细讲。