3、低噪声放大器（LNA）设计：拓扑选择、噪声匹配、增益与线性度折中、SMIC工艺下的版图要点
低噪声放大器，说白了就是接收链路的第一级有源电路。它的噪声系数直接决定了整个接收机的灵敏度。我做了这么多年射频设计，可以负责任地告诉你：LNA设计好了，项目就成功了一半。要是LNA搞砸了，后面再牛的混频器、PLL都救不回来。
3.1 拓扑选择：没有最好的，只有最合适的
LNA的拓扑结构，我归纳起来就三种主流方案。你想想看，选哪个取决于你的应用场景。
3.1.1 共源共栅（Cascode）结构
这是我最常用的结构，没有之一。为什么？因为它把增益和隔离度都照顾到了。
- 优点：增益高、反向隔离好、Miller效应小
- 缺点：噪声系数略高、需要较高的电源电压
- 适用场景：Sub-6GHz、中高增益需求
我在一个5G n78频段的项目中用过Cascode结构。当时客户要求增益大于18dB，噪声系数小于1.2dB。嗯，Cascode配合源极退化电感，轻松搞定。
3.1.2 共源（Common Source）结构
这个结构最简单，噪声系数也最低。但有个致命问题——增益不够高，而且输入输出隔离度差。
- 优点：噪声系数最低、结构简单
- 缺点：增益有限、隔离度差、容易自激
- 适用场景：低功耗、低噪声优先
我个人习惯在噪声系数要求极其苛刻的场景下才用共源结构。比如卫星通信的LNA，噪声系数要低于0.5dB，这时候只能牺牲增益和稳定性了。
3.1.3 共栅（Common Gate）结构
这个结构输入阻抗低，容易匹配。但噪声系数天生就高，我一般不太推荐。
- 优点：输入匹配容易、宽带特性好
- 缺点：噪声系数高、增益低
- 适用场景：超宽带、低增益需求
3.2 噪声匹配：别被仿真结果骗了
噪声匹配是LNA设计的核心。很多人以为只要把输入阻抗匹配到50Ω就完事了。其实不然。
这里有个关键概念：最佳噪声阻抗（Γopt）和最佳功率阻抗（Γ*）通常不重合。你想想看，如果你只做功率匹配，噪声系数可能比最优值差0.5dB甚至更多。
3.2.1 源极退化电感技术
这是SMIC RF工艺下最常用的噪声匹配方法。通过源极的电感L_s，可以同时实现输入匹配和噪声匹配。
// 源极退化电感的输入阻抗近似公式
Z_in ≈ s(L_s + L_g) + 1/(s*C_gs) + g_m*L_s/C_gs
// 其中：
// L_s：源极退化电感
// L_g：栅极串联电感
// C_gs：栅源寄生电容
// g_m：跨导我在项目中遇到过一个问题：仿真时噪声系数只有0.9dB，流片回来测出来1.4dB。后来排查发现，是源极电感的Q值不够高。SMIC工艺的顶层厚铜电感Q值能做到15-20，但如果你用了底层金属，Q值可能只有5-8。这个差距直接反映在噪声系数上。
3.2.2 噪声匹配的工程步骤
- 确定晶体管尺寸：根据功耗和增益要求，选择合适的W/L
- 扫描偏置点：找到噪声系数最低的电流密度（通常SMIC工艺在0.15-0.25mA/μm之间）
- 设计源极电感：L_s决定了噪声匹配的圆心的位置
- 设计栅极电感：L_g用于将输入阻抗拉到50Ω
- 迭代优化：噪声匹配和功率匹配之间取折中
3.3 增益与线性度折中：鱼和熊掌不可兼得
做LNA设计，你永远在跟三个指标打架：增益、噪声系数、线性度。你压低了噪声，线性度就变差；你提高了增益，功耗就上去了。
3.3.1 增益设计要点
增益不是越高越好。我见过有人把LNA增益做到25dB以上，结果后级的混频器直接饱和了。一般来说，LNA的增益在15-20dB之间比较合理。
SMIC工艺下，单级Cascode结构能提供的增益大约在12-18dB（取决于频率）。如果需要更高增益，可以考虑两级级联。但要注意，两级级联的噪声系数会增加约0.3-0.5dB。
3.3.2 线性度指标
线性度通常用IIP3（三阶输入截点）来衡量。对于接收机来说，LNA的IIP3至少要达到-10dBm以上，否则在强干扰环境下会出问题。
| 应用场景 | 增益要求 | 噪声系数要求 | IIP3要求 |
|---|---|---|---|
| 蜂窝通信（4G/5G） | 15-20 dB | < 1.5 dB | > -5 dBm |
| WiFi/BT | 12-18 dB | < 2.0 dB | > -10 dBm |
| 卫星导航（GPS） | 20-25 dB | < 0.8 dB | > -15 dBm |
3.3.3 折中策略
我个人习惯的做法是：先满足噪声系数要求，再优化线性度。因为噪声系数是LNA的硬指标，线性度可以通过后级电路来补偿。
具体来说，可以通过调整偏置电流来折中。增大电流可以改善线性度，但会恶化噪声系数。SMIC工艺下，我通常把电流密度选在0.2mA/μm左右，这时候噪声和线性度都比较均衡。
3.4 SMIC工艺下的版图要点
版图设计是LNA成败的关键。仿真做得再好，版图画得稀烂，流片回来照样翻车。我在SMIC工艺上吃过不少亏，下面这些经验都是真金白银换来的。
3.4.1 晶体管布局
- 多指结构：SMIC工艺的RF MOSFET建议使用多指结构，每指宽度控制在2-5μm。指宽太大，栅极电阻会增大，噪声恶化；指宽太小，寄生电容变大。
- 对称布局：差分LNA一定要严格对称。我见过一个案例，因为版图不对称，导致IM2（二阶互调）恶化了10dB。
- 保护环：每个晶体管周围都要加P+保护环，防止衬底噪声耦合。这个在SMIC工艺里是标配，但很多人偷懒没加。
3.4.2 电感设计
SMIC工艺提供多种电感选项。我个人推荐使用顶层厚铜电感，Q值最高。如果面积允许，尽量用对称电感，它的Q值比单端电感高10-15%。
3.4.3 接地与屏蔽
- 多点接地：源极电感的接地端要用多个通孔连接到衬底，减小接地电感。
- 信号隔离：输入和输出信号线要拉开距离，中间加地线屏蔽。我一般保持50μm以上的间距。
- 衬底接触：在LNA周围密集放置衬底接触孔，间距不超过10μm。这样可以有效抑制衬底耦合。
3.4.4 寄生提取与后仿真
版图完成后，一定要做寄生参数提取（PEX）。SMIC工艺的寄生效应非常显著，尤其是金属互连的寄生电容和电阻。
我习惯的做法是：先做RC提取，看看后仿真结果。如果噪声系数恶化超过0.2dB，就要回去优化版图。常见的优化手段包括：缩短关键信号路径、加宽电源线、减少通孔数量。
好了，LNA设计的内容就讲到这里。下一章我们聊聊混频器设计，那又是一个全新的挑战。记住，LNA设计没有捷径，多流片、多总结，你也能成为高手。