封装基础回顾：传统封装技术及其局限性
各位同学，今天我们聊聊传统封装技术。说实话，这部分内容看起来基础，但很多新入行的朋友容易忽略。我当年刚接触封装时，也觉得这些老技术没什么好学的。直到后来在项目中吃了亏，才明白——不了解传统，就搞不懂为什么需要堆叠。
传统封装技术主要有三种：引线键合、载带自动焊、倒装焊。咱们一个一个来看。
引线键合（Wire Bonding）
引线键合，说白了就是用一根极细的金线或铜线，把芯片上的焊盘和基板上的引脚连起来。这是最古老、最成熟的技术。我记得上世纪90年代，几乎所有芯片都用这个。
它的工作原理其实很简单：
- 热压键合：加热加压，让金属线焊在焊盘上
- 超声键合：用超声波振动让金属原子扩散结合
- 热超声键合：两者结合，效果更好
我在项目中遇到过一个问题：某款电源管理芯片，引线键合后总是出现焊点脱落。查了半天，发现是基板表面污染了。嗯，这里要注意——键合前的清洗步骤，千万别省。
引线键合的关键参数：
| 参数 | 典型值 | 影响 |
|---|---|---|
| 键合温度 | 150-250°C | 温度太低焊不牢，太高损伤芯片 |
| 超声功率 | 50-200mW | 功率不足键合强度不够 |
| 键合压力 | 20-100g | 压力过大可能压碎芯片 |
| 线径 | 20-50μm | 线越细电阻越大 |
引线键合的优点很明显：成本低、工艺成熟、灵活性高。但它的局限性也很突出——
引线键合的局限性：
- I/O数量受限：焊盘只能分布在芯片边缘，引脚数一多，芯片面积就得增大
- 信号延迟大：引线长度一般在1-5mm，高频信号衰减严重
- 寄生参数大：引线电感约1-3nH，电容约0.1-0.5pF，高频性能差
- 可靠性问题：键合点容易疲劳断裂，尤其是温度循环下
你想想看，一个芯片有几百个引脚，全挤在边缘，那得多大？而且引线越长，信号越差。这就是为什么后来大家开始找新路子。
载带自动焊（TAB, Tape Automated Bonding）
载带自动焊，这个名字听起来有点拗口。其实它就是用一条柔性载带，上面预先做好了金属布线，然后把芯片焊上去。我最早接触TAB是在做LCD驱动芯片的时候，那时候觉得这技术挺酷的。
TAB的工艺流程大致是：
- 在聚酰亚胺载带上制作铜箔布线
- 在载带上开窗，露出内引脚
- 将芯片对准内引脚，进行热压键合
- 用树脂封装保护键合点
它的优势在于：
- 可以批量生产，效率高
- 引线间距可以做到很细（50μm以下）
- 寄生参数比引线键合小
但是——凡事都有个但是。TAB的局限性也很明显：
TAB的局限性：
- 设备成本高：TAB键合机比普通引线键合机贵好几倍
- 载带制作复杂：需要专门的光刻和电镀工艺
- 返修困难：一旦键合失败，芯片和载带基本都废了
- 散热差：载带是柔性材料，导热性能不好
我曾经在一个项目中尝试用TAB做高频射频芯片，结果发现载带的阻抗控制很难做。后来还是换回了倒装焊。所以啊，技术选型不能只看理论，实际工程问题才是关键。
倒装焊（Flip Chip）
倒装焊，顾名思义，就是把芯片翻过来，让焊盘朝下，直接焊在基板上。这个技术最早由IBM在1960年代提出，当时叫C4（Controlled Collapse Chip Connection）。
倒装焊的核心是焊球——在芯片焊盘上制作凸点（bump），然后翻转芯片，让凸点对准基板焊盘，回流焊接。凸点的材料可以是焊料（如SnAgCu）、金、铜等。
倒装焊的凸点类型：
| 类型 | 材料 | 间距 | 应用 |
|---|---|---|---|
| 焊料凸点 | SnAgCu | 150-200μm | 通用封装 |
| 金凸点 | Au | 50-100μm | 高频、高可靠 |
| 铜柱凸点 | Cu+SnAg | 40-80μm | 细间距、大电流 |
| 微凸点 | Cu+Sn | 20-40μm | 3D堆叠 |
倒装焊的优点很明显：
- I/O密度高：整个芯片表面都可以布置焊盘
- 信号路径短：凸点高度只有几十微米，寄生参数小
- 散热好：芯片背面可以直接贴散热片
- 高频性能好：适合GHz级别的信号
但是，倒装焊也不是万能的：
倒装焊的局限性：
- 热膨胀匹配问题：芯片和基板的热膨胀系数不同，温度变化时凸点容易开裂
- 底部填充要求高：需要精确控制填充胶的流动和固化
- 检测困难：凸点被芯片挡住，X光检测是必须的
- 成本较高：凸点制作和底部填充增加了工序
我记得有一次做倒装焊的可靠性测试，温度循环到500次时，边缘的凸点开始出现裂纹。后来我们调整了底部填充胶的材料和固化工艺，才把寿命提升到1000次以上。嗯，细节决定成败啊。
三种技术的对比与局限性总结
咱们把三种技术放在一起看看：
| 特性 | 引线键合 | TAB | 倒装焊 |
|---|---|---|---|
| I/O密度 | 低 | 中 | 高 |
| 信号延迟 | 高 | 中 | 低 |
| 寄生参数 | 大 | 中 | 小 |
| 散热能力 | 差 | 差 | 好 |
| 成本 | 低 | 中 | 高 |
| 可靠性 | 中 | 中 | 高 |
| 返修性 | 好 | 差 | 中 |
你发现没有？这三种传统技术都有一个共同的局限性——它们都是二维封装。什么意思呢？就是芯片和基板之间只有一层互连，所有I/O都挤在一个平面上。
为什么会这样？因为传统封装的设计思路是「一个芯片，一个封装」。但随着芯片功能越来越复杂，I/O数量越来越多，二维封装的瓶颈就暴露了：
- 面积瓶颈：芯片面积受限于I/O数量，不能无限缩小
- 带宽瓶颈：信号路径太长，高频性能上不去
- 功能瓶颈：不同工艺的芯片（比如逻辑和存储）很难集成在一起
说白了，传统封装就像一条单车道公路。车少的时候还行，车一多就堵死了。那怎么办？修立交桥啊！这就是堆叠封装要解决的问题。
我的建议：
如果你刚开始学封装，别急着跳进堆叠技术。先把这三种传统技术吃透。我见过太多人，连引线键合的基本参数都搞不清楚，就跑去研究TSV（硅通孔）。结果做出来的设计，要么工艺实现不了，要么可靠性一塌糊涂。
记住：堆叠封装不是要完全取代传统技术，而是在传统技术的基础上，通过三维互连来突破二维封装的限制。很多堆叠方案中，底层封装仍然在用引线键合或倒装焊。
好了，传统封装技术就讲到这里。下一章我们开始进入正题——芯片堆叠封装的基本概念和分类。到时候你会发现，原来封装也可以像搭积木一样，一层一层往上堆。