第3章焊球布局设计

3、焊球布局设计：焊球间距（pitch）选择标准与阵列排布方式

焊球间距怎么选？阵列怎么排？

说实话，这是BGA封装设计里最基础、也最容易踩坑的地方。我见过不少项目，前期觉得间距选大点省事，结果到了布线阶段发现扇出走线根本出不去。也见过为了省面积硬上0.5mm pitch，结果PCB厂良率直接崩了。

今天咱们就把这几个标准间距和阵列排布方式掰开揉碎了讲清楚。

先看一张我整理的对照表，平时做方案评估时我基本就靠它快速定方向：

Pitch (mm)	典型应用场景	PCB扇出难度	封装基板层数	我个人的推荐
0.5	手机AP、基带、射频模组	极高，需HDI或微盲孔	≥4层	非必要不选，成本敏感项目慎用
0.65	中高端SoC、FPGA、存储	中等偏高，可走线扇出	2~4层	平衡之选，我项目里用得最多
0.8	工业控制、车规芯片、电源管理	低，普通PCB工艺即可	2层	可靠性好，适合大尺寸芯片
1.0	大功率器件、服务器CPU、模块	极低，走线空间充裕	2层	散热和可靠性最佳，但封装面积大

这里有个关键点：pitch越小，封装面积可以做得更小，但代价是PCB和基板的成本会直线上升。

⚠️ 避坑指南： 我曾经在一个手机芯片项目里，为了把封装尺寸压到极致，选了0.5mm pitch。结果PCB厂反馈说必须用任意层HDI，单板成本直接翻倍。后来我学乖了——选pitch之前，先跟PCB厂确认工艺能力。 0.5mm pitch不是不能用，但你要准备好为它买单。

具体怎么选？我一般按这个逻辑走：

排布方式说白了就三种：全阵列、周边阵列、交错阵列。每种都有它的脾气。

就是整个封装底部密密麻麻排满焊球。这种排法利用率最高，同样面积下能塞最多的I/O。

但问题也很明显——内部焊球扇出走线非常困难。你想想看，最里面的焊球要穿过外面好几圈焊球才能到PCB边缘，走线空间被严重挤压。

我个人的习惯是：全阵列只用在pitch ≥ 0.8mm的场景。0.65mm以下的全阵列，除非你用多层基板加盲埋孔，否则基本是给自己挖坑。

💡 小技巧： 全阵列设计时，我通常会在芯片中心区域预留一些空位（不放置焊球），用来走电源或地线的过孔。这个做法叫“中心逃逸孔”，能有效缓解内部扇出压力。

焊球只分布在封装四周，中间区域空出来。这种排布方式最大的好处是——扇出走线极其简单。每个焊球都可以直接往外拉线，不需要穿越其他焊球。

适合什么场景？I/O数量不多（比如200~400个）、对封装面积要求不苛刻的芯片。像一些电源管理IC、MCU，用周边阵列就很舒服。

但要注意：周边阵列的I/O密度上限很低。如果你芯片有上千个I/O，还硬要用周边阵列，那封装尺寸会大到离谱。

这个是我个人比较偏爱的一种排布方式。焊球不是对齐排列，而是像棋盘格一样错开。

为什么好？因为交错排列可以在不改变pitch的情况下，增加焊球之间的走线通道。举个例子：0.65mm pitch的全阵列，相邻焊球之间只能走一根线。但换成交错阵列，走线空间就宽裕多了。

我记得有个项目，客户要求封装尺寸控制在12×12mm以内，I/O有600多个。用全阵列0.5mm pitch勉强能放下，但PCB扇出根本做不了。后来我改成0.65mm pitch的交错阵列，封装尺寸只大了0.5mm，但PCB扇出轻松搞定。

  📌 重点总结：
  全阵列：I/O密度最高，但扇出难度大，适合pitch较大的场景。
周边阵列：扇出最简单，但I/O数量受限，适合小规模芯片。
交错阵列：折中方案，兼顾密度和扇出能力，我强烈推荐在0.65mm pitch时优先考虑。

讲几个我踩过的坑，你们遇到了直接绕开：

别把pitch和球径搞混：pitch是球心到球心的距离，球径是焊球的直径。0.5mm pitch对应的焊球直径一般是0.3mm左右，不是0.5mm。我见过有人把球径当pitch用，结果焊球之间直接短路。
交错阵列不是万能的：虽然它走线空间大，但焊球数量比全阵列少（同样面积下）。如果你需要极致I/O密度，还是得用全阵列。
注意焊球的可维修性：pitch越小，返修时植球越困难。0.5mm pitch的BGA，植球一次成功率可能只有80%。量产时一定要考虑返修良率。

⚠️ 避坑指南： 我曾经在一个0.5mm pitch的项目里，设计时没考虑焊球之间的爬锡距离。结果SMT后，相邻焊球之间出现了锡珠桥接，整批板子报废。后来我强制要求：焊球边缘到边缘的间距，至少保留0.15mm。这个经验值你们可以直接拿去用。

最后分享一下我平时做方案评估时的决策流程，很简单，就三步：

嗯，这套流程我用了七八年，基本没出过大问题。你们可以先试试，遇到特殊情况再灵活调整。