第二章 传输线理论（上）：特征阻抗、传播常数、反射与终端匹配
各位同学，咱们今天聊聊传输线理论。说实话，这可能是整个信号完整性里最基础、也最绕不开的一块内容。我做了十几年封装基板设计，回头一看，很多高频问题的根子，其实都出在传输线上。
你想想看，在FC-BGA基板里，信号从芯片出来，经过基板上的走线，再到PCB，这一路就像在高速公路上跑车。路修得好不好，直接决定了信号能不能准时、完整地到达。嗯，咱们今天就把这条路好好拆解一下。
2.1 特征阻抗：传输线的“身份证”
特征阻抗，英文叫Characteristic Impedance，符号是Z₀。它不是什么电阻，而是传输线本身的一个固有属性。说白了，就是信号在线上跑的时候，感受到的瞬时阻抗。
我记得刚入行那会儿，有个老工程师跟我说：“你只要记住，特征阻抗是传输线的DNA。” 后来我越做越觉得这话有道理。
特征阻抗的计算公式：
Z₀ = √( (R + jωL) / (G + jωC) )在无损耗或低损耗情况下，简化为：
Z₀ ≈ √( L / C )这里L是单位长度电感，C是单位长度电容。所以你看，特征阻抗其实是由传输线的物理结构决定的——线宽、线距、介质厚度、介电常数，这些参数一变，Z₀就跟着变。
在FC-BGA基板设计中，我们最常用的目标阻抗是50Ω单端和100Ω差分。为什么是50Ω？其实有历史原因，也有工程折衷。50Ω在功率容量和损耗之间取得了不错的平衡。我个人习惯，在基板设计初期，先用2D场求解器把叠层结构定下来，确保走线能实现50Ω。
实战小贴士：
在FC-BGA基板中，由于介质层很薄（通常几十微米），走线宽度往往只有十几到几十微米。这时候，铜箔的粗糙度对特征阻抗的影响就不能忽略了。我曾经在一个项目中，因为忽略了铜箔粗糙度，导致仿真和实测差了3Ω，后来不得不改版。
2.2 传播常数：信号在线上怎么“跑”
传播常数γ，描述的是信号沿传输线传播时，幅度和相位的变化。它由两部分组成：
γ = α + jβ其中α是衰减常数，单位是Np/m或dB/m；β是相位常数，单位是rad/m。
衰减常数α又包括导体损耗和介质损耗。在FC-BGA基板中，高频时介质损耗占主导。为什么？因为基板用的BT树脂或ABF膜，在高频下损耗因子（Df）会显著增加。
我记得有个项目，客户要求基板支持28Gbps的NRZ信号。我们在仿真时发现，长走线的眼图张开度不够。一查，问题出在介质损耗上。后来换了低损耗的ABF材料，才把问题解决。
相位常数β决定了信号的传播速度：
v = ω / β = 1 / √(LC)所以，传播速度只和介质的介电常数有关。在FR4中，信号速度大约是光速的一半。在基板中，由于介电常数更高，速度会更慢一些。
注意：
传播常数是频率的函数。高频下，趋肤效应导致导体损耗增加，介质极化损耗也增加。所以，不要用直流或低频的参数去估算高频性能。我见过有人用1MHz的Df去算10GHz的损耗，结果差了十万八千里。
2.3 反射：信号完整性的“头号杀手”
反射是怎么来的？说白了，就是阻抗不连续。信号在传输线上跑，遇到阻抗变化的地方，一部分能量继续往前，一部分被反射回来。
反射系数Γ的定义是：
Γ = (Z_L - Z₀) / (Z_L + Z₀)其中Z_L是负载阻抗，Z₀是传输线特征阻抗。
你想想看，如果Z_L = Z₀，Γ = 0，没有反射。如果Z_L = ∞（开路），Γ = 1，全反射。如果Z_L = 0（短路），Γ = -1，也是全反射，但相位相反。
在FC-BGA基板中，最常见的反射点有哪些？
- BGA焊球与走线的连接处：焊球的寄生电容会导致局部阻抗降低
- 过孔（Via）：过孔的残桩（Stub）和反焊盘（Anti-pad）设计不当，会引起严重反射
- 走线拐角：直角拐弯会引入额外的电容
- 分支结构：T型分支、星型分支都会造成阻抗不连续
我曾经在一个DDR4的设计中，因为BGA焊球区域的阻抗没控制好，导致信号反射严重，时序裕量几乎为零。后来在焊球下方做了挖空处理，才把阻抗拉回来。
2.4 终端匹配：把反射“吃掉”
既然反射不好，那我们就想办法把它消除掉。终端匹配就是干这个的。
常见的匹配方式有几种：
| 匹配方式 | 原理 | 适用场景 | 优缺点 |
|---|---|---|---|
| 串联匹配 | 在源端串一个电阻，使源端阻抗等于传输线阻抗 | 点对点、单向信号 | 功耗低，但只能消除二次反射 |
| 并联匹配 | 在终端并一个电阻到地或电源 | 高速总线、双向信号 | 效果好，但静态功耗大 |
| AC匹配 | 在终端串一个电容再并电阻 | 需要隔直流的场景 | 无直流功耗，但占用面积大 |
| 戴维南匹配 | 用两个电阻分压，等效于并联匹配 | 需要特定共模电压的场景 | 功耗大，但能提供偏置电压 |
在FC-BGA基板设计中，我最常用的是串联匹配。为什么？因为基板空间太宝贵了，放一个电阻已经够呛，放两个？想都别想。串联电阻通常放在芯片输出端附近，阻值根据源端阻抗和传输线阻抗的差值来定。
串联匹配电阻的计算：
R_s = Z₀ - R_source例如，如果Z₀ = 50Ω，R_source = 10Ω，那么R_s = 40Ω。
但要注意，串联匹配只能消除二次反射。什么意思？信号从源端出发，在终端反射回来，回到源端时被匹配电阻吸收掉。但终端本身还是有反射的。所以，如果终端是开路或高阻，串联匹配的效果就有限。
我的经验：
在FC-BGA基板中，如果走线长度小于信号上升沿对应长度的1/6，其实可以不做匹配。为什么？因为反射回来的信号还没到源端，源端已经输出完了。这个规则叫“集总参数模型”，很多新手容易忽略。我曾经在一个短走线项目里硬加了匹配电阻，结果不仅没用，还多占了空间。
2.5 实战中的几个坑
讲了这么多理论，咱们来点实际的。在FC-BGA基板设计中，有几个坑我踩过，你们注意一下：
- 不要只看直流阻抗：特征阻抗是高频概念，直流电阻再小，高频下也可能出问题。我见过有人用万用表量走线电阻，然后说“阻抗没问题”，这是典型的误区。
- 过孔是反射重灾区：在FC-BGA基板中，过孔的寄生电容和电感很难完全消除。我的做法是，尽量减小过孔残桩，必要时用背钻工艺。
- 参考平面要连续：走线下面的参考平面如果被切断，阻抗会突变。在基板设计中，电源和地平面经常被分割，这时候走线要尽量避开分割区域。
- 仿真和实测要对比：我习惯在每次改版后，都做TDR测试，看看实际阻抗和仿真差多少。只有不断积累数据，才能提高设计的准确性。
好了，这一章的内容就到这里。传输线理论是信号完整性的基石，理解了特征阻抗、传播常数、反射和匹配，后面的内容就好办了。下一章咱们聊差分信号和串扰，那又是另一番天地。
记住，做设计不能光靠理论，还得靠实践。多动手、多测试、多总结，你也能成为SI高手。