第三章 FanOut核心技术原理
各位工程师朋友，这一章我们聊聊FanOut的核心技术。说白了，就是怎么把芯片从晶圆上“解放”出来，再重新“组装”回去。我做了十几年封装，每次看到FanOut的工艺流程，都觉得这真是个巧妙的发明。
3.1 晶圆级封装基础
晶圆级封装，英文叫Wafer Level Package，简称WLP。它的核心思想很简单——在晶圆上直接做封装，而不是先把芯片切下来再一个个封装。
你想想看，传统的封装方式，是把晶圆切成单个芯片，然后每个芯片单独打线、塑封。这就像把一匹布剪成碎片，再一块块缝衣服。而晶圆级封装，是在整匹布上直接裁剪缝制，效率高得多。
我个人习惯把WLP分成两类：
- Fan-In WLP：焊点直接做在芯片面积内，适合引脚少的芯片
- Fan-Out WLP：焊点可以延伸到芯片面积外，适合引脚多的芯片
这里有个关键点——FanOut的核心优势，就是能突破芯片尺寸的限制。我记得2015年做第一个FanOut项目时，客户要求把200多个I/O挤在5x5mm的芯片上。用传统方式根本不可能，但FanOut做到了。
核心要点：晶圆级封装的关键在于“先封装后切割”。所有工艺都在晶圆级完成，最后才划片。这能大幅降低成本，提高生产效率。
3.2 RDL工艺详解
RDL，全称是Redistribution Layer，中文叫重分布层。它的作用，就是把芯片的I/O焊盘重新排列。
为什么会需要RDL？
因为芯片原厂的焊盘间距太密了。比如手机处理器，焊盘间距可能只有40微米。这么小的间距，普通PCB根本焊不上。RDL的作用，就是把焊盘间距拉开，比如拉到200微米、400微米。
RDL的工艺流程，我简单梳理一下：
- 涂布介电层：在芯片表面涂一层聚合物，比如聚酰亚胺
- 光刻开窗：在介电层上开出焊盘位置
- 溅射种子层：溅射一层钛/铜作为导电种子
- 电镀铜：电镀加厚铜线，形成布线
- 蚀刻种子层：去除多余的种子层
- 重复以上步骤：根据需要做多层RDL
嗯，这里要注意——RDL的层数不是越多越好。每增加一层，良率就会下降一些。我见过有人硬要做6层RDL，结果良率只有60%。后来改成4层，良率直接跳到90%。
个人经验：我曾经在一个项目中，RDL的铜线厚度控制出了问题。电镀时间没算准，导致铜线太薄，电流密度超标。后来我建议加一道在线厚度检测，问题就解决了。所以，RDL的工艺窗口一定要留够余量。
3.3 凸点制作技术
凸点，就是芯片和基板之间的连接点。FanOut常用的凸点有两种：
| 凸点类型 | 材料 | 间距 | 适用场景 |
|---|---|---|---|
| BGA球 | 锡银铜 | ≥400μm | 大间距封装 |
| 微凸点 | 铜柱+锡帽 | 40-150μm | 高密度封装 |
| 铜柱 | 纯铜 | ≤40μm | 超细间距 |
凸点制作的核心工艺，我重点讲一下电镀法：
// 凸点电镀工艺流程（简化版）
1. 光刻胶涂布 → 厚度控制（±2μm）
2. 曝光显影 → 开窗尺寸（精度±1μm）
3. 电镀铜柱 → 高度控制（关键参数）
4. 电镀锡帽 → 成分控制（Sn:Ag = 96.5:3.5）
5. 去胶 → 光刻胶剥离
6. 回流 → 形成球形凸点这里有个避坑指南——我曾经遇到过凸点高度不均匀的问题。排查了半天，发现是电镀液循环不均匀导致的。后来在电镀槽里加了挡板，问题就解决了。所以，电镀工艺的均匀性，一定要用DOE实验来优化。
警告：凸点制作时，回流温度控制非常关键。温度太高，凸点会塌陷；温度太低，凸点形状不好。我建议用K型热电偶实时监控，温差控制在±3℃以内。
3.4 芯片贴装工艺
芯片贴装，就是把芯片放到重构晶圆上。这个步骤看似简单，其实门道很多。
贴装的核心参数有三个：
- 贴装精度：一般要求±5μm以内
- 贴装压力：控制在10-50g之间
- 贴装温度：室温或微加热
我建议用倒装焊贴片机，精度高、速度快。贴装时要注意：
- 芯片方向不能搞反——我见过有人把芯片贴反了，结果全部报废
- 贴装压力要适中——压力太大，芯片会碎；压力太小，贴不牢
- 贴装后要检查——用AOI自动光学检测，看看有没有偏移
贴装完成后，下一步是塑封。塑封材料一般用环氧树脂，填充芯片之间的空隙。这里有个技巧——塑封前要预热芯片，否则塑封料流动性不好，容易产生空洞。
关键提醒：芯片贴装的良率，直接决定了整个FanOut封装的成本。我建议每批次做首件检验，确认贴装精度达标后再批量生产。别问我为什么知道——吃过亏的人都会这么做。
好了，这一章的内容就到这里。FanOut的核心技术，说白了就是RDL布线、凸点制作、芯片贴装这三板斧。掌握了这些，你就掌握了FanOut的精髓。下一章，我们聊聊FanOut的工艺流程设计，到时候我会分享一些实际项目中的经验教训。