第一章：先进封装概论

1.1 半导体封装发展史

做封装这行十几年了，我经常跟新来的同事说：封装不是把芯片包起来就完事。它其实是芯片性能的最后一公里。

最早期的封装，说白了就是个保护壳。比如上世纪60年代的DIP（双列直插封装），那时候芯片引脚少，几十个就顶天了。我刚开始入行时还修过DIP封装的收音机，拿个烙铁就能换芯片，现在想想真是怀念。

到了80年代，SMT（表面贴装技术）来了。QFP、SOP这些封装开始普及。引脚可以做到一两百个，但问题也来了——引脚间距越来越小，焊接良率开始往下掉。我记得有个项目，QFP引脚间距做到0.4mm，回流焊后总有几根桥接，查了半个月才发现是锡膏印刷参数没调好。

90年代末到2000年初，BGA（球栅阵列封装）成了主流。引脚藏在芯片底下，密度一下子提上去了。我做过一个通信芯片的BGA封装，焊球直径0.3mm，间距0.5mm，光X-ray检测就排了三天的队。

最近十年，封装技术开始从二维走向三维。为什么呢？因为摩尔定律快撑不住了。芯片制程从7nm到5nm再到3nm，每代成本翻倍，性能提升却越来越小。这时候，先进封装就成了破局的关键。

1.2 先进封装定义与分类

什么叫先进封装？我个人习惯这样定义：凡是能提升芯片互联密度、缩短信号路径、改善散热能力的封装技术，都算先进封装。

嗯，这里要注意，先进封装不是单一技术，而是一个技术家族。我把它分成三大类：

1.2.1 基于载板的封装

• FC-BGA（倒装焊球栅阵列）：芯片正面朝下，通过凸点直接连到基板。信号路径短，电性能好。我做过一个CPU项目，FC-BGA的寄生电感比引线键合低了60%。
• 2.5D封装：芯片并排放置在硅中介层上，通过硅通孔（TSV）互联。说白了就是给芯片搭了个"高速立交桥"。
• 3D封装：芯片垂直堆叠，通过TSV和微凸点互联。密度最高，但散热也最头疼。

1.2.2 基于晶圆级的封装

• Fan-In WLCSP（晶圆级芯片尺寸封装）：直接在晶圆上做封装，芯片尺寸就是封装尺寸。适合手机电源管理芯片这类小器件。
• Fan-Out WLP（扇出型晶圆级封装）：把I/O引到芯片外面，可以塞更多引脚。苹果的A系列处理器就用这个技术。

1.2.3 基于嵌入式的封装

• SiP（系统级封装）：把多个芯片、无源器件封装在一起。我做过一个5G射频SiP，里面塞了12颗芯片、80多个电容电阻，调试时差点没疯掉。
• 嵌入式多芯片互连桥（EMIB）：Intel搞的，用一个小硅桥连接两个芯片，成本比硅中介层低。

封装类型	互联密度	典型应用	我踩过的坑
FC-BGA	中	CPU、GPU	底部填充胶容易空洞
2.5D/3D	高	HBM、AI芯片	TSV应力导致晶圆翘曲
Fan-Out	中高	手机AP、PMIC	芯片偏移控制很难
SiP	低中	射频、传感器	电磁干扰搞死人

1.3 华天科技技术路线图

我在华天科技待了八年，看着它从传统封装一步步走到先进封装前沿。说实话，国内能做全流程先进封装的厂商，一只手数得过来。

华天的技术路线，我个人总结为"三步走"：

1. 第一步（2015-2018）：夯实传统封装

   那时候主要做QFN、BGA、LGA这些。良率做到99.5%以上，成本控制到极致。我记得有个客户要求BGA焊球共面性控制在20μm以内，我们硬是把工艺调了三个月才达标。

2. 第二步（2018-2022）：突破先进封装

   开始量产Fan-Out WLP和2.5D封装。华天在TSV工艺上投入很大，硅通孔的深宽比做到了10:1。我参与过一个AI芯片的2.5D封装项目，中介层上走了上万条互联线，信号完整性仿真做了整整两周。

3. 第三步（2022-至今）：布局系统级集成

   重点搞SiP和3D封装。华天现在能做多芯片堆叠，最薄做到50μm。你想想看，一张纸的厚度大概100μm，芯片比纸还薄，怎么拿？怎么贴？全是技术活。

华天科技核心工艺能力

• TSV（硅通孔）：孔径5-10μm，深度50-100μm，深宽比10:1以上
• 微凸点：间距40μm，直径20μm，材料以Cu/Sn为主
• 底部填充：无空洞率＞99.5%，流动时间＜30秒
• 晶圆减薄：最薄50μm，TTV（总厚度偏差）＜3μm

好了，第一章就讲到这里。下一章我们聊聊晶圆级封装工艺，那是先进封装的核心环节。到时候我会详细讲Fan-Out工艺的每个步骤，包括我当年怎么解决芯片偏移问题的。

对了，如果你对某个技术点有疑问，欢迎随时交流。封装这行，经验都是靠一个个项目堆出来的。