第3章：设计工具入门：华天科技常用EDA工具介绍（Cadence APD/ SIP Layout）、环境配置与项目创建
各位同学，欢迎来到第三章。前面我们聊了封装基板的基础概念，今天咱们来点实在的——上手干活。
做封装基板设计，工具就是你的枪。华天科技这边，主流用的是Cadence的APD和SIP Layout。我个人习惯把APD叫“老大哥”，SIP Layout叫“小老弟”。为什么？因为APD在传统封装领域摸爬滚打了几十年，稳得很；而SIP Layout呢，是专门为系统级封装（SiP）量身定做的，更灵活，更现代。
嗯，咱们今天就把这两把枪的来龙去脉、怎么装、怎么用，一次性讲清楚。
3.1 两大主力工具：APD vs SIP Layout
先说说它们各自是干嘛的。
| 工具 | 全称 | 主要用途 | 我的评价 |
|---|---|---|---|
| APD | Advanced Package Designer | 传统BGA、QFN、LGA等封装基板设计 | 老牌劲旅，功能全面，但界面有点“复古” |
| SIP Layout | SiP Layout | 系统级封装（SiP）、多芯片模组设计 | 新锐选手，操作更直观，适合复杂堆叠 |
你可能会问：“那我该学哪个？”
我的建议是：两个都得会。为什么？因为实际项目里，你很可能今天用APD画个BGA，明天用SIP Layout做SiP。我在华天带项目时，就经常遇到这种情况——客户需求一变，工具就得跟着切。
核心观点：APD和SIP Layout不是替代关系，而是互补关系。APD擅长“大而全”，SIP Layout擅长“小而精”。
3.2 环境配置：别让工具卡在第一步
工具装好了，但跑不起来？我见过太多新手卡在这一步。说白了，环境配置没做好。
咱们以Cadence 17.4版本为例，说说关键配置步骤。
3.2.1 环境变量设置
安装完成后，第一件事就是检查环境变量。Windows系统下，你需要确保以下变量正确：
CDSROOT = C:\Cadence\SPB_17.4
PATH = %CDSROOT%\tools\bin;%CDSROOT%\tools\pcb\bin;%PATH%
HOME = C:\Users\你的用户名嗯，这里要注意：HOME变量一定要设。我曾经有个学员，折腾了两天，APD就是打不开。最后发现是HOME变量指向了一个不存在的路径。你说冤不冤？
3.2.2 License配置
License是另一个“坑”。华天科技内部一般用浮动License，你需要配置license.dat文件的路径。
LM_LICENSE_FILE = 5280@license_server_ip如果你用的是本地License，那就简单了：
LM_LICENSE_FILE = C:\Cadence\license.dat警告：License文件路径中不要有中文或空格！我见过有人把license文件放在“桌面”上，结果死活认不到。老老实实放在C盘根目录下，最保险。
3.3 项目创建：从零开始的第一步
环境配好了，咱们来创建一个项目。以APD为例，我带你走一遍流程。
3.3.1 启动APD
双击桌面图标，或者从开始菜单启动。第一次启动可能会慢一点，别急。
3.3.2 创建新项目
在File菜单下，选择New -> Project。你会看到这样一个对话框：
Project Name: 你的项目名（比如：BGA_256_Project）
Project Directory: 项目存放路径（建议单独建一个文件夹）
Design Name: 设计名（比如：BGA_256_TOP）
Technology File: 工艺文件（华天科技内部有标准模板，找IT要）这里有个小技巧：项目名和设计名最好用英文，不要用中文。为什么？因为APD对中文支持不太好，有时候会莫名其妙报错。我吃过这个亏，后来就学乖了。
3.3.3 设置设计参数
项目创建后，第一件事就是设置设计参数。在Setup菜单下，选择Design Parameters。你需要关注这几个关键参数：
- Units：单位，一般选micron（微米）。华天科技的标准是微米，别选成mil，否则后面全乱套。
- Accuracy：精度，默认是2位小数，够用了。
- Extents：设计范围，根据你的基板尺寸来设。比如BGA 256，设成30mm x 30mm就差不多了。
我的经验：设计范围别设太大，否则软件计算量会暴增，卡得你怀疑人生。够用就行，留个2-3mm的余量就够了。
3.4 SIP Layout的特别之处
说完APD，咱们聊聊SIP Layout。这个工具的操作逻辑和APD不太一样，更偏向“模块化”设计。
3.4.1 创建SiP项目
在SIP Layout中，创建项目的步骤类似，但多了一个“Die Stack”的概念。说白了，就是你要先定义芯片的堆叠顺序。
File -> New -> SiP Project
Project Name: SiP_Module_01
Die Count: 3（假设你有3颗芯片）
Stack Order: Die1 -> Die2 -> Die3（从下往上）嗯，这里要注意：堆叠顺序决定了后续的布线难度。我建议你把最大的芯片放在最下面，最小的放在最上面。这样散热和布线都更友好。
3.4.2 导入芯片数据
SIP Layout支持直接导入芯片的GDS或LEF文件。在File菜单下，选择Import -> Die Data。然后选择你的芯片文件，软件会自动识别芯片的Bump位置和尺寸。
我曾经遇到过一个案例：客户给的GDS文件里，Bump坐标和实际差了0.5微米。结果做出来的基板，芯片贴上去就是歪的。所以，导入后一定要手动检查一下Bump位置，别偷懒。
3.5 项目创建后的第一件事：保存！
不管你用APD还是SIP Layout，项目创建后的第一件事，就是保存。而且，要养成“Ctrl+S”的肌肉记忆。我见过太多人，画了半天，软件一崩，全白干。
华天科技内部有个不成文的规定：每完成一个关键步骤，就保存一次。比如：
- 导入芯片数据后
- 设置完设计参数后
- 画完一层布线后
- 跑完DRC后
你想想看，如果软件崩了，你最多损失5分钟的工作量。但如果你一两个小时没保存，那损失可就大了。
总结一下：工具只是手段，关键是你的设计思路。APD和SIP Layout各有千秋，但核心都是帮你把封装基板设计出来。环境配置别怕麻烦，项目创建别图快。稳扎稳打，才能做出好产品。
好了，这一章就到这里。下一章，咱们开始真正动手——画第一块基板。到时候，我会带你从导入Netlist开始，一步步走到出Gerber文件。准备好了吗？
公众号:蓝海资料掘金营，微信deep3321