4、晶圆级封装（WLP）：WLP技术原理、扇入型WLP、扇出型WLP、WLP的优势与挑战

各位好，咱们今天聊聊晶圆级封装。说实话，这个技术我接触了十几年，看着它从高端应用慢慢普及到中低端市场。WLP，说白了就是在晶圆上直接完成封装，而不是把芯片切下来再一个个去封。你想想看，这效率能差多少？

4.1 WLP技术原理

WLP的核心思想很简单——在晶圆状态下完成所有封装工艺。传统的封装流程是：划片→贴片→打线→塑封。而WLP反过来，先把封装做好，最后再划片。

具体怎么做呢？我简单描述一下流程：

1. 晶圆完成前道工艺后，直接在芯片的铝垫上做介质层
2. 然后溅射种子层，电镀铜柱或焊料凸点
3. 最后涂覆保护层，测试，划片

嗯，这里要注意一个关键点——WLP的焊球是直接做在芯片的I/O焊盘上的。这就意味着，芯片的尺寸和封装后的尺寸几乎一样大。我刚开始做这个项目时，总觉得这太理想化了，直到看到实际产品才信服。

4.2 扇入型WLP

扇入型WLP，也叫Fan-in WLP。这是最经典的WLP形式。它的特点是：所有I/O焊盘都分布在芯片的投影面积内。

我举个例子你就明白了。假设一个芯片尺寸是5mm×5mm，有100个I/O。扇入型WLP会把100个焊球全部做在这个5mm×5mm的范围内。焊球间距通常做到0.4mm或0.5mm。

这种方案的好处是：

• 封装尺寸最小，几乎就是芯片尺寸
• 工艺简单，成本低
• 电性能好，寄生参数小

但缺点也很明显——I/O数量受限于芯片面积。我曾经遇到一个客户，芯片面积只有3mm×3mm，却要求200个I/O。你算算看，0.4mm pitch，3mm边长最多放7个球，总共也就49个。这根本做不了扇入型。

4.3 扇出型WLP

扇出型WLP，英文叫Fan-out WLP，简称FOWLP。这个技术解决了扇入型的I/O瓶颈问题。

它的原理是：先把芯片埋进一个塑封体里，然后在塑封体表面做重布线层，把I/O引到芯片面积之外。这样一来，焊球就可以分布在更大的面积上，I/O数量自然就上去了。

我参与过一个手机射频芯片的项目，用的就是扇出型WLP。芯片本身只有4mm×4mm，但需要300多个I/O。我们做了个8mm×8mm的扇出封装，焊球间距0.35mm，完美解决了问题。

扇出型WLP的典型工艺流程：

1. 在临时载板上贴芯片（面朝下）
2. 塑封（用环氧树脂把芯片包起来）
3. 去除临时载板
4. 在芯片和塑封体表面做重布线层（RDL）
5. 制作焊球凸点
6. 划片

扇出型WLP又分两种：

• 芯片先装（Chip-first）：先贴芯片再塑封，工艺简单，但芯片位置精度要求高
• 芯片后装（Chip-last）：先做RDL再贴芯片，位置精度好，但工艺复杂

我个人更倾向于芯片先装方案。为什么？因为成本低，而且只要控制好贴片精度，良率并不差。我曾经在一条产线上做过对比，芯片先装的良率能做到97%以上，完全够用。

4.4 WLP的优势与挑战

咱们客观地聊聊WLP的优缺点。先说优势：

优势	说明
尺寸小	封装尺寸接近芯片尺寸，适合便携设备
电性能好	互连路径短，寄生电容和电感小
散热好	芯片背面可以直接接触散热器
成本低	批量加工，省去了基板和引线框架
测试方便	可以在晶圆阶段进行老化测试

再说挑战。嗯，这里我要多说几句，因为很多工程师容易踩坑。

第一个挑战：热失配问题

WLP的焊球直接连接芯片和PCB。芯片的CTE（热膨胀系数）大约是2.5ppm/℃，而PCB的CTE是15-20ppm/℃。温度变化时，焊球要承受很大的应力。我曾经见过一批产品，在温度循环测试中焊球开裂，就是因为热失配没处理好。

第二个挑战：芯片尺寸限制

扇入型WLP的芯片尺寸一般不超过8mm×8mm。太大了，热应力问题会非常严重。扇出型可以做大一些，但超过12mm×12mm后，翘曲问题会让你头疼。

第三个挑战：焊球共面性

WLP的焊球高度一致性很难控制。如果焊球高度差超过10μm，贴片时就会出现虚焊。我建议你在设计时留出足够的焊球高度公差，并且一定要做100%的焊球高度检测。

第四个挑战：可靠性测试

WLP的可靠性测试比传统封装更严格。除了常规的温度循环、湿度敏感度测试，还要做跌落测试和弯曲测试。我记得有一次，一个手机芯片的WLP封装在跌落测试中连续失败，最后发现是底部填充胶的配方问题。

最后总结一下。WLP技术，尤其是扇出型WLP，是未来封装的重要方向。它解决了尺寸和性能的矛盾，但也不是万能的。你想想看，如果芯片I/O超过500个，或者芯片尺寸超过15mm，那还是老老实实用倒装焊或者2.5D封装吧。

好了，这一章就讲到这里。下一章咱们聊聊3D封装和硅通孔技术，那个更有意思。