3、天线效应规则：工艺代工厂的规则文件解读
天线效应，说白了就是芯片制造过程中，等离子体刻蚀带来的「副产品」。我记得刚入行那会儿，第一次看到代工厂给的规则文件，密密麻麻几百页，头都大了。后来慢慢摸出门道，发现核心就几个东西。
3.1 天线比率（Antenna Ratio）定义
天线比率，简称 AR。公式很简单：
Antenna Ratio = 金属面积 / 栅极面积嗯，这里要注意。金属面积指的是连接到同一栅极的金属总表面积。栅极面积就是晶体管栅的面积。为什么用这个比值？因为金属面积越大，收集的电荷越多，对栅氧化层的威胁就越大。
我在项目中遇到过一种情况：一条长走线连到多个标准单元的输入端口。乍一看没问题，但仔细一算，这条走线的金属面积加起来，天线比率直接超标了。你想想看，一个栅极要承受整条长线的电荷，不出问题才怪。
天线比率阈值：不同工艺节点，阈值不同。
| 工艺节点 | 典型AR上限（金属层） | 典型AR上限（通孔层） |
|---|---|---|
| 180nm | 400 | 800 |
| 130nm | 300 | 600 |
| 90nm及以下 | 100-200 | 200-400 |
我个人习惯，拿到新工艺的规则文件，第一件事就是查这个表。不同代工厂给的数值可能差很多，千万别想当然。
3.2 常见规则检查项
代工厂的规则文件里，天线效应检查项一般分这么几类：
- 金属层天线规则：检查每层金属的AR是否超标。注意，是每层单独算，不是累加。
- 通孔天线规则：通孔本身也会收集电荷，虽然面积小，但层数多了也麻烦。
- 累积天线规则：从栅极出发，所有连接到它的金属层面积累加起来算。这个最严格。
- 部分连接天线规则：有些走线只连到部分栅极，规则会要求按比例折算。
我曾经踩过一个坑：一条走线跨了四层金属，每层单独算都没问题。但代工厂的规则要求检查「累积天线比率」，一累加，直接超了50%。那次改版改得我头秃。
我的小技巧：拿到规则文件后，先找到「天线比率计算方式」这一节。不同代工厂的算法细节不一样，有的按面积比，有的按周长比，还有的按周长面积混合算。搞错了，后面全白干。
3.3 规则文件解读实战
代工厂给的规则文件，通常是这样的格式：
// 天线规则示例（某代工厂28nm工艺）
ANTENNA_GATE_SOURCE_DRAIN_AREA_RATIO {
LAYER M1 : 200
LAYER M2 : 250
LAYER M3 : 300
LAYER V1 : 400
LAYER V2 : 500
CUMULATIVE_RATIO : 150
}你看，M1层的AR上限是200，M2是250，越往上走，金属越厚，能承受的电荷越多，所以上限反而放宽了。但累积比率只有150，比单层还严格。为什么？因为累积起来，电荷总量大，栅氧化层压力更大。
我建议你拿到规则文件后，先做三件事：
- 找到天线比率阈值表，记下来
- 确认是面积比还是周长比
- 看有没有累积规则，有的话特别注意
警告：有些代工厂的规则文件里，天线规则藏在「可靠性」章节下面，而不是「物理验证」章节。我第一次找的时候，翻遍了整个文档，最后发现它在附录里。别学我。
3.4 实际项目中的避坑指南
我曾经在一个项目中，遇到一个奇葩问题：天线比率检查全过了，但芯片回来后，某些IO口就是不稳定。查了三个月，最后发现是天线效应导致的栅氧化层损伤，但损伤程度没到击穿，只是漏电增大。这种「亚阈值损伤」，规则文件根本查不出来。
所以我的建议是：
- 不要只依赖规则检查，关键信号线要手动过一遍
- 时钟树、复位树、高扇出网络，这些地方最容易出天线问题
- 如果工艺节点在28nm以下，建议把天线比率上限再收紧20%
嗯，天线效应规则这块，说白了就是「金属面积和栅极面积的博弈」。你理解了这一点，再看代工厂的规则文件，就不会觉得它是一本天书了。