📐 布局布线 · 质量评估与迭代

30 章 · 从基础到前沿
01布局布线概述
  • 布局布线在芯片设计流程中的位置
  • 布局布线的目标与挑战
  • 布局布线质量的核心指标
02EDA工具基础
  • 主流EDA工具介绍 (Innovus/ICC2)
  • 工具环境搭建
  • 基本操作流程
03设计数据准备
  • 门级网表 · 时序约束SDC
  • 物理库文件 (LEF/DEF)
  • 工艺文件
04布局规划基础
  • 芯片面积估算
  • IO规划
  • 宏单元 (Macro) 摆放原则
05电源网络规划
  • 电源环 (Power Ring)
  • 电源条带 (Power Strap)
  • 电源网格 (Power Mesh)
06标准单元布局
  • 自动布局流程
  • 密度控制
  • 拥塞分析初步
07时钟树综合基础
  • 时钟树的概念
  • 时钟偏差 (Skew) 与抖动 (Jitter)
  • 时钟树综合流程
08时钟树优化
  • 时钟缓冲器插入
  • 时钟屏蔽
  • 时钟树质量评估
09全局布线
  • 布线资源模型
  • 布线层分配
  • 全局布线算法
10详细布线
  • 布线规则检查
  • 布线通道分配
  • 天线效应处理
11布线后优化
  • 布线后时序修复
  • 串扰 (Crosstalk) 分析与修复
12静态时序分析基础
  • STA基本概念
  • 时序路径类型
  • 建立时间与保持时间
13时序约束
  • 时钟约束
  • 输入输出延迟约束
  • 时序例外 (False/Multi-Cycle)
14时序报告解读
  • Setup/Hold Violation报告
  • 时序路径分析
  • 关键路径定位
15物理验证基础
  • DRC 设计规则检查
  • LVS 版图一致性
  • ERC 电气规则检查
16功耗分析
  • 动态功耗与静态功耗
  • 功耗分析工具
  • 低功耗设计技术
17IR Drop分析
  • 电源网络电阻压降
  • IR Drop对时序的影响
  • IR Drop修复方法
18电迁移分析
  • 电迁移现象
  • 电流密度限制
  • 电迁移修复策略
19布局布线迭代流程
  • ECO 工程变更指令
  • 增量式布局布线
  • 迭代收敛策略
20拥塞问题诊断
  • 拥塞类型 (全局/局部)
  • 拥塞原因分析
  • 拥塞缓解技术
21布线质量评估指标
  • 线长分布 · 通孔数量
  • 布线层利用率
  • 天线违规
22时序收敛策略
  • 时序驱动布局布线
  • 逻辑综合与物理综合协同
  • 多模式多角分析
23信号完整性分析
  • 串扰噪声
  • 信号反射
  • 传输线效应
24先进工艺节点挑战
  • FinFET工艺特点
  • 多重图案化 (MP) 影响
  • 先进工艺布局布线规则
25层次化设计
  • 模块划分
  • 顶层与模块接口规划
  • 层次化时序收敛
26机器学习在布局布线中应用
  • 拥塞预测 · 时序预测
  • 自动化参数调优
27布局布线脚本自动化
  • Tcl脚本基础
  • 自动化流程构建
  • 报告解析与数据提取
28项目实战案例1
  • 低功耗芯片布局布线 (网表→GDSII)
29项目实战案例2
  • 高性能CPU模块布局布线优化
30课程总结与未来趋势
  • 布局布线技术发展趋势
  • 3D IC布局布线 · AI驱动物理设计
📘 专注资料整理