2. 深亚微米效应概述：短沟道效应、窄宽度效应、漏电流机制
各位同学，咱们今天聊聊深亚微米效应。说实话，我刚入行那会儿，工艺还在0.18微米，那时候做后端设计，基本不用太操心这些乱七八糟的效应。但到了130纳米以下，尤其是90纳米、65纳米，这些效应就开始“作妖”了。你想想看，晶体管越做越小，物理规律就开始跟你对着干。
我个人习惯把深亚微米效应分成三大类：短沟道效应、窄宽度效应、还有漏电流机制。咱们一个一个来拆解。
2.1 短沟道效应
什么叫短沟道？说白了就是晶体管的沟道长度L越来越短。当L小到跟源漏耗尽层宽度一个量级时，很多奇怪的现象就出现了。
2.1.1 阈值电压滚降
最典型的就是阈值电压Vth随着沟道长度减小而下降。我在项目中遇到过这种情况：同样的标准单元库，用在0.13微米工艺下好好的，换到90纳米工艺，同样的电压下，漏电流翻了一倍。查了半天，就是Vth滚降搞的鬼。
为什么会这样？因为沟道短了，源漏耗尽层对沟道电势的影响变大了。你可以想象成：原本源和漏离得远，互不干扰；现在它们离得近，互相“串门”，结果就是阈值电压hold不住了。
2.1.2 DIBL效应
DIBL，全称是漏致势垒降低效应。名字听着唬人，其实道理很简单：漏极电压高了，会把源端的势垒拉低，结果就是晶体管更容易导通。
我记得有一次做SRAM的设计，存储单元的读稳定性总是不达标。后来发现是DIBL效应太严重，导致读操作时存储节点电压被干扰。嗯，这里要注意：DIBL在模拟电路里尤其致命，因为它会降低输出电阻，影响增益。
// DIBL的简单估算公式
// Vth_DIBL = Vth0 - η * Vds
// 其中η是DIBL系数，一般在0.05~0.2之间
// 工艺越先进，η越大2.1.3 速度饱和与热载流子效应
沟道短了，电场强度就大了。电子在强电场下速度会饱和，不再随电压线性增加。这就是速度饱和效应。你想想看，本来以为电压翻倍速度也能翻倍，结果只增加了20%，是不是很郁闷？
热载流子效应更麻烦。高能电子会撞进栅氧化层，造成器件老化。我曾经有个项目，芯片跑了一段时间后性能下降，就是热载流子注入导致的。从那以后，我设计时都会留足电压余量。
2.2 窄宽度效应
说完短沟道，咱们聊聊窄宽度。晶体管宽度W变窄时，同样会有麻烦。
2.2.1 场氧隔离效应
窄宽度效应主要来自场氧隔离区。STI（浅槽隔离）的边缘会有应力，影响载流子迁移率。W越窄，边缘效应占比越大。
我个人的经验是：在模拟电路里，匹配管子的宽度不要做得太窄。否则你会发现，两个理论上完全一样的管子，实际电流差了好几个百分点。这就是窄宽度效应在捣乱。
| 宽度W | 阈值电压变化 | 迁移率变化 | 建议 |
|---|---|---|---|
| W > 10μm | 可忽略 | 可忽略 | 标准设计 |
| 1μm < W < 10μm | 轻微增加 | 轻微下降 | 注意匹配 |
| W < 1μm | 明显增加 | 明显下降 | 谨慎使用 |
2.2.2 反窄宽度效应
有意思的是，在某些工艺下，W非常窄时阈值电压反而会下降。这叫反窄宽度效应。为什么会这样？因为边缘的电场集中，导致边缘区域先导通。
你想想看，这给设计带来了什么麻烦？你没法简单地用W/L来预测电流了。我建议在做版图时，尽量让关键管子的W大于最小值的3~5倍，这样能避开窄宽度效应的重灾区。
2.3 漏电流机制
深亚微米工艺下，漏电流成了大问题。静态功耗占比越来越高，甚至能超过动态功耗。咱们来看看主要的漏电流机制。
2.3.1 亚阈值漏电流
亚阈值漏电流是当Vgs小于Vth时，晶体管没有完全关断，仍然有电流流过。这个电流跟阈值电压成指数关系。Vth每降低100mV，亚阈值漏电流可能增加10倍。
我记得有个低功耗项目，要求待机电流小于1μA。结果仿真一看，光亚阈值漏电流就占了0.8μA。后来用了高Vth的管子，才勉强达标。嗯，这里要注意：高Vth管子虽然漏电小，但速度慢，需要权衡。
2.3.2 栅极漏电流
栅氧化层越来越薄，量子隧穿效应就出现了。电子会直接穿过栅氧化层，形成栅极漏电流。在45纳米以下工艺，这个问题尤其严重。
我曾经用过高K金属栅工艺，栅极漏电流确实小了很多。但如果你还在用传统的SiON栅氧化层，那就要小心了。栅极漏电流会随着温度升高而增加，高温下可能成为主要漏电来源。
// 栅极漏电流密度估算
// J_gate ≈ A * (V_ox / T_ox)^2 * exp(-B * T_ox / V_ox)
// 其中T_ox是栅氧化层厚度
// 工艺每代，T_ox大约减少30%，漏电流增加约10倍2.3.3 栅感应漏极漏电流
这个漏电流机制比较隐蔽。当栅极电压低、漏极电压高时，漏极附近的强电场会导致能带弯曲，产生电子-空穴对，形成漏电流。GIDL在DRAM和I/O电路中尤其明显。
我建议在版图设计时，注意避免漏极电压过高的情况。如果必须用高电压，可以考虑加长漏极的LDD区域，或者使用特殊的器件结构。
2.3.4 PN结漏电流
最后一个是PN结漏电流。源漏与衬底之间的PN结，在反偏时会有漏电流。这个电流跟结面积成正比，跟温度也成正比。
你想想看，芯片温度从25°C升到125°C，PN结漏电流可能增加100倍。所以在做热分析时，一定要把漏电流的温度效应考虑进去。我习惯在仿真时设置三个温度点：-40°C、25°C、125°C，看看漏电流的变化范围。
好了，关于深亚微米效应的概述就讲到这里。下一章咱们会深入讨论如何在后端设计中应对这些效应，包括版图技巧、电源网络设计、还有温度补偿策略。记得提前预习一下。