1. 电源网络设计概述：芯片功耗来源、IR Drop与EM现象、电源网络设计目标
1.1 芯片功耗从哪来？——三大“电老虎”
做芯片后端设计，说白了就是在跟电打交道。我刚开始带项目那会儿，有个年轻工程师问我：“功耗不就是电流乘以电压吗？”嗯，理论上没错，但实际远没那么简单。
芯片里的功耗，主要来自三个地方：
- 动态功耗：这是大头。每次门电路翻转，都要给负载电容充放电。公式是 P = 0.5 × C × V² × f。你想想看，电压降一点，功耗是平方关系往下掉。所以低电压设计为什么这么火？就是这个道理。
- 短路功耗：信号翻转的瞬间，PMOS和NMOS会同时导通一小会儿。电流直接从电源流到地，形成短路。我在一个28nm的项目里遇到过，某条关键路径的短路功耗占了总功耗的15%，当时排查了好久才发现是信号斜率太缓导致的。
- 静态功耗：晶体管关不死，总有漏电流。先进工艺下，这玩意儿越来越头疼。7nm以下，静态功耗能占到30%以上。说白了，芯片啥也不干也在耗电。
重要提醒：动态功耗和短路功耗合称“开关功耗”，是芯片工作时的主要消耗。静态功耗则是“待机功耗”，在低功耗设计中必须重点处理。
1.2 IR Drop——电压是怎么“掉”下去的？
IR Drop，中文叫电压降。说白了就是电流流过电阻，电压被吃掉了一部分。欧姆定律嘛，V = I × R。
但芯片里的情况要复杂得多。我做过一个16nm的GPU芯片，核心电压标称0.85V。结果后仿真一看，某个角落的电压掉到了0.72V。差了0.13V！时序直接崩了。
IR Drop分两种：
- 静态IR Drop：由电源网络的直流电阻引起。电流大的地方，压降就大。这跟电源网格的宽度、金属层数直接相关。
- 动态IR Drop：由电流的瞬间变化引起。时钟沿到来时，大量寄存器同时翻转，电流峰值能把电压瞬间拉下去。这个更难搞，因为它是瞬态的，仿真工具都不一定能完全抓到。
避坑指南：我曾经在一个项目中，静态IR Drop分析完全通过，但芯片回来就是跑不稳。后来发现是动态IR Drop在作怪——时钟沿附近电流太集中，局部电压跌了0.2V。从那以后，我要求团队必须做动态IR Drop分析，哪怕多花两天仿真时间。
1.3 EM现象——金属线也会“过劳死”
EM，全称电迁移。听起来高大上，其实道理很简单：电流流过金属线，电子会撞击金属原子，把原子推着走。时间长了，金属线就断了。
为什么会这样？
电流密度太大了。金属线就那么细，电流非要挤过去。原子被撞得移位，有的地方变薄（电阻增大），有的地方堆积（形成小丘）。最终要么开路，要么短路。
我记得有个项目，芯片跑了一年多突然失效。失效分析一看，某条电源线的铝层已经断开了。原因就是EM寿命估算时，我们用了典型的平均电流，没考虑到某些模式下的峰值电流。
个人经验：EM分析时，别只看平均电流。我建议至少考虑三种场景：正常工作模式、测试模式、唤醒模式。不同模式下电流分布差异很大，EM热点完全不同。
EM的寿命跟电流密度成反比，跟温度成指数关系。温度每升高10度，EM寿命差不多减半。所以散热设计跟电源设计是绑在一起的。
1.4 电源网络设计目标——我们到底要干什么？
说了这么多问题，那电源网络设计到底要达到什么目标？我总结为三点：
- 把电压稳住：芯片每个角落的电压偏差，不能超过标称值的5%-10%。具体看工艺节点。28nm以下，我一般按5%控制。说白了，就是IR Drop要小。
- 把电流送够：每个模块需要多少电流，电源网络就得能提供多少。不能有瓶颈。金属线宽度、通孔数量、电源网格密度，都得算清楚。
- 把寿命保住：所有电源走线的EM寿命，必须大于芯片的预期使用寿命。消费类芯片一般要求10年，车规级要15-20年。
| 设计目标 | 关键指标 | 典型要求 |
|---|---|---|
| 电压稳定性 | IR Drop | ≤ 5% VDD |
| 电流供应能力 | 电流密度 | ≤ 工艺限制值 |
| 可靠性 | EM寿命 | ≥ 10年 |
你想想看，这三个目标其实是互相制约的。想降低IR Drop，就得加宽金属线，但面积就大了。想提高电流能力，就得增加电源网格密度，但布线资源就少了。想延长EM寿命，就得降低电流密度，那又得加宽走线。
所以电源网络设计，本质上是个权衡的艺术。我个人的习惯是：先满足IR Drop要求，再检查EM，最后优化面积。顺序不能乱，否则容易返工。
核心观点：电源网络设计不是“把线连上就行”。它决定了芯片能不能正常工作、能跑多快、能用多久。我见过太多芯片因为电源设计不到位而翻车的案例。嗯，这步走扎实了，后面才能省心。
好了，这一章我们聊了功耗的来源、IR Drop和EM这两个“杀手”，以及电源网络设计的三个核心目标。下一章，我会详细讲讲电源网格的结构设计——怎么规划金属层、怎么分配通孔、怎么确定网格间距。这些都是实战中天天要用的东西。