📘 FPGA 布局布线 · 实战排错

🎯 30章 从入门到专家
01布局布线概述
  • FPGA设计流程
  • 布局布线的角色
  • Vivado工具简介
📄 01.html
02工程创建与导入
  • 新建工程
  • RTL代码导入
  • 约束文件导入
  • IP核管理
📄 02.html
03综合(Synthesis)实战
  • 综合策略
  • 综合选项
  • 综合报告解读
  • 常见综合错误
📄 03.html
04综合优化技巧
  • 寄存器平衡
  • 资源共享
  • 流水线插入
  • 面积与速度权衡
📄 04.html
05布局(Placement)基础
  • 布局算法原理
  • SLICE与CLB结构
  • 布局约束
📄 05.html
06布局优化与拥塞处理
  • 高利用率设计
  • 布局拥塞诊断
  • 物理约束(Pblock)
📄 06.html
07布线(Routing)基础
  • 布线资源
  • 布线算法
  • 布线延迟
📄 07.html
08布线拥塞与修复
  • 布线拥塞原因
  • 扇出过大处理
  • 局部布线拥塞修复
📄 08.html
09时序约束入门
  • 主时钟约束
  • 生成时钟约束
  • 输入输出延迟约束
📄 09.html
10时序分析基础
  • 建立时间与保持时间
  • 时序路径类型
  • 时序报告解读
📄 10.html
11时序收敛策略
  • 关键路径优化
  • 流水线重定时
  • 逻辑复制
📄 11.html
12跨时钟域(CDC)处理
  • 同步器设计
  • 异步FIFO
  • CDC验证
📄 12.html
13复位策略与布局
  • 同步复位与异步复位
  • 复位网络布局
  • 复位抖动
📄 13.html
14时钟资源与布局
  • 全局时钟缓冲器(BUFG)
  • 时钟区域
  • 时钟树综合
📄 14.html
15I/O布局与约束
  • I/O Bank
  • I/O标准
  • 管脚分配
  • DDR接口布局
📄 15.html
16Block RAM布局与使用
  • BRAM模式
  • BRAM级联
  • BRAM布局优化
📄 16.html
17DSP Slice布局与使用
  • DSP48E2结构
  • 乘加运算布局
  • DSP级联
📄 17.html
18高速收发器布局
  • GTY/GTM收发器
  • 参考时钟布局
  • 通道绑定
📄 18.html
19功耗分析与优化
  • 动态功耗
  • 静态功耗
  • 功耗估计
  • 低功耗布局
📄 19.html
20物理综合(PhysOpt)
  • 物理综合流程
  • 物理综合优势
  • 使用场景
📄 20.html
21增量编译(Incremental)
  • 参考检查点
  • 增量流程
  • 优势与限制
📄 21.html
22分层设计(Floorplanning)
  • 模块划分
  • Pblock分配
  • 层级约束
📄 22.html
23DFX(动态重配置)布局
  • 部分重配置
  • 重配置模块布局
  • 静态区域与动态区域
📄 23.html
24时序例外约束
  • 伪路径
  • 多周期路径
  • 最大最小延迟约束
📄 24.html
25片上调试(ILA/VIO)
  • 调试IP核插入
  • 触发条件设置
  • 波形分析
📄 25.html
26布局布线脚本化
  • Tcl脚本基础
  • 自动化流程
  • 报告生成
📄 26.html
27版本控制与团队协作
  • Git管理
  • 约束文件版本
  • 设计检查清单
📄 27.html
28常见错误与警告大全
  • 时序违规
  • 布线失败
  • DRC错误
  • 资源冲突
📄 28.html
29性能调优案例
  • 从时序违规到收敛
  • 从拥塞到流畅
  • 从高功耗到低功耗
📄 29.html
30项目实战：从需求到比特流
  • 完整流程复盘
  • 经验总结
  • 综合项目
📄 30.html
📬 专注资料整理