四、综合优化技巧：寄存器平衡、资源共享、流水线插入、面积与速度权衡

综合优化，说白了就是让代码变成好电路的过程。很多新手觉得写对了功能就行，其实不然。同样的功能，写法不同，综合出来的电路天差地别。我这些年踩过的坑，大多都跟综合优化有关。今天咱们就聊聊四个最实用的技巧。

4.1 寄存器平衡：别让一级太忙，另一级太闲

寄存器平衡，也叫重定时（Retiming）。它的核心思想很简单：把组合逻辑在寄存器之间匀一匀。

举个例子。我遇到过这样一个设计：第一级寄存器之后跟了一大堆加法器，第二级寄存器之后却只跟了一个简单的与门。结果第一级组合逻辑路径太长，时序跑不过；第二级却闲得发慌。

这时候就该做寄存器平衡了。把第一级的一部分逻辑挪到第二级去。嗯，说白了就是拆东墙补西墙，但补完以后两边都舒服了。

寄存器平衡的核心原则：

  • 让每级寄存器之间的组合逻辑延迟尽量相等
  • 不能改变整体功能（这是底线）
  • 注意复位信号的处理，别把复位搞丢了

代码上看，寄存器平衡通常不需要你手动改RTL。现代综合工具（比如Vivado、Quartus）都有自动重定时功能。但我个人习惯还是先手动评估一下，因为工具有时候会犯傻。

// 不平衡的写法：第一级逻辑太重
always @(posedge clk) begin
    sum1 <= a + b + c + d + e + f;  // 6个加法，路径太长
end
always @(posedge clk) begin
    sum2 <= sum1 + g;  // 只有1个加法，太闲
end

// 平衡后的写法：两边各3个加法
always @(posedge clk) begin
    sum1 <= a + b + c;  // 3个加法
    sum2 <= d + e + f;  // 3个加法
end
always @(posedge clk) begin
    result <= sum1 + sum2 + g;  // 3个加法
end

小技巧：如果你用的是Vivado，可以在综合设置里打开“Retiming”选项。但要注意，它可能会改变仿真行为——我曾经因为这个排查了整整两天。

4.2 资源共享：别浪费宝贵的LUT

资源共享，说白了就是让多个运算共用一套硬件。你想想看，如果两个模块都要做乘法，但不同时做，那何必放两个乘法器呢？

我在项目中遇到过这样一个场景：一个视频处理芯片里，RGB三个通道都要做同样的伽马校正。三个乘法器占了一大片面积。后来我改成时分复用，一个乘法器轮流算三个通道，面积直接省了60%。

资源共享的常见场景：

  • 算术运算共享：多个加法器、乘法器可以合并
  • 存储器共享：多个模块共用一个RAM或FIFO
  • 数据通路共享：多个数据流走同一条路

注意：资源共享不是免费的。它通常会引入额外的MUX和控制逻辑。如果共享的代价（MUX延迟+控制逻辑）超过了收益，那就别硬来。我曾经为了省一个乘法器，结果加了一堆MUX，时序反而更差了。

// 不共享：两个独立的乘法器
assign result1 = data1 * coeff1;
assign result2 = data2 * coeff2;

// 共享：一个乘法器，分时使用
always @(*) begin
    case(sel)
        2'b00: result = data1 * coeff1;
        2'b01: result = data2 * coeff2;
        default: result = 0;
    endcase
end

4.3 流水线插入：用延迟换频率

流水线，这是FPGA设计的看家本领。它的本质就是：把一个大组合逻辑切成几段，中间插上寄存器。

为什么要这么做？因为组合逻辑越深，延迟越大，频率就越上不去。插了寄存器以后，每段逻辑变短了，频率自然就上去了。代价是多了几个时钟周期的延迟。

我记得有一次做高速数据采集，目标频率是500MHz。原始代码里一个32位加法器后面直接跟了一个比较器，时序怎么都跑不过。后来我在中间插了一级流水线，频率直接飙到550MHz。延迟多了1个时钟周期，但完全能接受。

流水线插入的原则：

  • 在组合逻辑最密集的地方切一刀
  • 保证每段逻辑的延迟大致相等
  • 注意数据通路和控制通路的对齐
// 无流水线：一个时钟周期内完成所有运算
assign result = (a + b) * (c + d);

// 插入一级流水线：分成两个时钟周期
reg [7:0] sum1, sum2;
always @(posedge clk) begin
    sum1 <= a + b;
    sum2 <= c + d;
end
assign result = sum1 * sum2;

避坑指南：我曾经在流水线里忘了处理复位信号，结果仿真时数据全乱了。记住：每一级流水线寄存器都要有正确的复位逻辑。

4.4 面积与速度权衡：没有免费的午餐

这是FPGA设计的终极哲学问题。面积和速度，就像鱼和熊掌，不可兼得。

你想想看：

  • 想跑得快？那就多插流水线，多用并行结构——面积就大了
  • 想省面积？那就资源共享，复用逻辑——速度就慢了

我个人的经验是：先满足时序要求，再考虑面积优化。因为时序跑不过，面积再小也是废的。反过来，时序有余量的时候，再慢慢抠面积。

优化方向 常用方法 面积影响 速度影响
追求速度 流水线、并行化、寄存器复制 增加 提升
追求面积 资源共享、状态机合并、逻辑复用 减少 降低
平衡策略 关键路径优化、非关键路径省面积 适度增加 满足要求

重要提醒：不要为了省面积而牺牲设计的可靠性。我见过有人为了省几个LUT，把同步复位改成了异步复位，结果芯片上电后频繁误触发。省下来的那点面积，还不够修bug的工时费。

最后说一句：综合优化没有银弹。每个设计都有自己的特点，需要你根据实际情况灵活运用这些技巧。多动手、多尝试、多总结，慢慢就有感觉了。

← 上一章 📖 返回目录 下一章 →