理论基础：传输线理论回顾，阻抗与反射，S参数与Z参数基础，电源分配网络（PDN）阻抗
各位同学，咱们今天聊点硬核的。做SI/PI联合仿真，说白了就是跟传输线、阻抗、反射这些东西打交道。你想想看，如果连信号在板子上怎么跑的都搞不清楚，那仿真结果就是空中楼阁。我个人习惯，每次开始一个新项目，第一件事就是把传输线理论在脑子里过一遍。
传输线理论：信号不是瞬间到达的
很多刚入行的朋友容易犯一个错误——觉得信号从驱动端到接收端是瞬间完成的。其实不然。当信号的上升时间小于传输线延迟的2倍时，你就必须把它当作传输线来处理。我遇到过最典型的案例，是一个DDR3的设计，走线长度才2英寸，但因为上升沿太快，反射问题搞得系统死活跑不到标称频率。
传输线的核心参数就两个：特性阻抗Z0和传播延迟TD。Z0由线宽、介质厚度和介电常数决定。公式很简单：
Z0 = sqrt(L/C) 其中L是单位长度电感，C是单位长度电容嗯，这里要注意，实际PCB上的微带线和带状线，Z0的计算公式略有不同。微带线因为一侧是空气，有效介电常数会低一些。我一般用 Polar SI9000 或者 HyperLynx 的场求解器来提取，手算太容易出错了。
阻抗与反射：信号完整性的命门
为什么阻抗匹配这么重要？因为信号在传输过程中，每遇到一个阻抗不连续点，就会产生反射。反射系数Γ的计算公式：
Γ = (Z_load - Z0) / (Z_load + Z0)当Z_load等于Z0时，Γ=0，完美匹配，没有反射。当Z_load开路时，Γ=1，信号全反射回来。当Z_load短路时，Γ=-1，信号反相反射。
核心要点：反射会导致过冲、下冲、振铃，严重时直接导致逻辑误判。我曾经调试过一个PCIe Gen3的链路，眼图总是闭合的，最后发现是过孔处的阻抗突变引起的。把过孔的反焊盘优化了一下，问题就解决了。
实际项目中，我建议你关注三个关键点：
- 源端匹配：串联电阻靠近驱动端放置，吸收反射波
- 终端匹配：并联电阻或戴维南网络在接收端，消除首次反射
- 拓扑结构：菊花链、星形、T形，不同拓扑对反射的影响天差地别
S参数与Z参数：频域分析的两把刷子
做SI/PI联合仿真，S参数和Z参数是绕不开的工具。S参数描述的是入射波和反射波的关系，Z参数描述的是电压和电流的关系。两者可以通过矩阵变换互相转换。
S参数的好处是直观——S11是回波损耗，S21是插入损耗。我习惯用S参数来评估通道的损耗特性。比如一个10英寸的走线，在5GHz时S21可能已经掉了3dB以上，这时候就需要考虑均衡技术了。
Z参数呢？更适合做电源完整性分析。PDN的阻抗Z11，就是电源和地之间的输入阻抗。理想情况下，我们希望Z11在整个频段内都低于目标阻抗Z_target。
个人经验：从S参数转Z参数时，要注意参考阻抗的设置。默认是50Ω，但如果你做的是差分对，要改成100Ω。我曾经因为忘记改这个参数，仿真结果差了20%，排查了半天才发现。
电源分配网络（PDN）阻抗：芯片的“供血系统”
PDN说白了就是给芯片供电的整个网络——从VRM、PCB走线、过孔、平面电容到去耦电容，再到芯片内部的封装和裸片电容。PDN阻抗的目标是：在芯片工作频段内，阻抗低于目标值。
目标阻抗的计算公式：
Z_target = (Vdd * Ripple%) / I_transient比如Vdd=1.8V，纹波要求5%，瞬态电流2A，那么Z_target = 1.8*0.05/2 = 45mΩ。嗯，这个值其实挺低的，需要大量去耦电容才能实现。
PDN阻抗曲线有几个关键频段：
- 低频段（DC-1MHz）：由VRM和体电容主导
- 中频段（1MHz-100MHz）：由PCB去耦电容和平面电容主导
- 高频段（100MHz以上）：由封装电容和裸片电容主导
避坑指南：我曾经在一个FPGA项目中，只关注了低频段的PDN阻抗，结果芯片在高速切换时频繁掉电。后来发现是高频段的阻抗谐振点刚好落在芯片的工作频率上。所以，PDN分析一定要覆盖到芯片的最高工作频率，甚至更高。
做PDN仿真时，我一般会先做直流压降分析（IR Drop），确保静态供电没问题。然后再做交流阻抗分析，看谐振点在哪里。如果发现某个频点阻抗超标，就调整去耦电容的容值和位置。电容的ESL和ESR很关键，小容值电容的SRF高，适合滤高频；大容值电容的SRF低，适合滤低频。
最后说一句，传输线理论、阻抗反射、S参数和PDN阻抗，这四个知识点是SI/PI联合仿真的基石。你想想看，信号在传输线上跑，遇到阻抗不连续就反射，反射回来的信号又跟原信号叠加，最终影响眼图质量。而PDN阻抗决定了供电的稳定性，供电不稳，信号质量也好不到哪去。两者是相辅相成的。
下一章，咱们聊聊如何搭建联合仿真的流程，包括工具链的选择和模型准备。到时候我会分享一些实际项目中的脚本技巧，帮你提高仿真效率。