传输线理论入门：特性阻抗、传播延迟、反射与振铃现象

各位工程师朋友，咱们今天聊聊传输线理论。说实话，我刚入行那会儿，觉得这东西就是书本上的数学公式，离实际PCB设计远着呢。直到有一次，一块高速板子调出来，信号眼图惨不忍睹，我才意识到——不懂传输线，你连信号怎么死的都不知道。

好，咱们不绕弯子，直接进入正题。

一、什么是传输线？

简单说，传输线就是用来传输电磁波的导体结构。在PCB上，最常见的传输线就是微带线和带状线。

• 微带线：走线在表层，参考层在下面。我习惯叫它“露天的传输线”。
• 带状线：走线夹在两个参考层之间。屏蔽性好，但加工成本高一点。

你想想看，当信号频率低的时候，走线就是一根导线，电流流过去就完了。但频率一高，比如超过50MHz，走线的长度和信号的波长可比了，这时候就不能再用“导线”的思维了。

二、特性阻抗——传输线的“身份证”

特性阻抗，符号是Z₀，单位是欧姆。它不是直流电阻，而是传输线对高频信号的阻抗特性。

为什么会有一个固定的阻抗值？说白了，是因为传输线的分布电感和分布电容共同作用的结果。

计算公式长这样：

Z₀ = √(L/C)

其中L是单位长度的电感，C是单位长度的电容。

我在项目中遇到过最头疼的事，就是阻抗不连续。比如走线从表层换到内层，过孔处阻抗突变，反射就来了。

传输线类型	典型Z₀范围	常见应用
微带线	50Ω ~ 75Ω	射频、高速数字信号
带状线	50Ω ~ 65Ω	多层板内层走线
共面波导	50Ω ~ 100Ω	高频射频电路

三、传播延迟——信号不是瞬间到达的

信号在传输线上传播需要时间，这个时间就是传播延迟。单位通常是ps/inch或ps/cm。

真空中的光速是3×10⁸ m/s，但在PCB的介质里，信号速度会变慢。因为介质的介电常数εr会拖慢电磁波。

v = c / √εr

FR4板材的εr大约在4.2左右，算下来信号速度大约是光速的一半。嗯，这里要注意，不同厂家的FR4，εr会有差异，别死板套数据。

传播延迟的典型值：

• 微带线：约140 ~ 160 ps/inch
• 带状线：约170 ~ 190 ps/inch

我记得有一次做DDR3的时序分析，就是因为没算准传播延迟，导致数据线和时钟线的skew超标。后来老老实实把每根走线的延迟都算了一遍，才把问题搞定。

四、反射——信号的回声

反射是怎么来的？说白了，就是阻抗不匹配。信号走到一个地方，发现阻抗变了，一部分能量就弹回来了。

反射系数Γ的计算公式：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

当Z_load = Z₀时，Γ=0，没有反射。这是理想情况。

当Z_load = ∞（开路）时，Γ=1，信号全反射回来。

当Z_load = 0（短路）时，Γ=-1，信号反相反射。

五、振铃现象——反射的“后遗症”

振铃，就是反射波在传输线上来回反弹，形成振荡。你拿示波器看信号波形，会看到过冲、下冲，甚至来回震荡好几圈才稳定下来。

振铃的危害：

• 过冲可能击穿接收端的输入保护二极管
• 下冲可能导致逻辑误判
• 振荡时间过长，影响时序裕量

为什么会振铃？因为反射不是一次就结束的。信号从驱动端出发，到接收端反射一次，回到驱动端再反射一次，来回折腾。如果传输线的损耗很小，反射系数又大，振铃就会很明显。

我个人的经验是，振铃的周期和传输线的长度有关。来回一趟的时间就是2倍的传播延迟。所以走线越长，振铃的周期越长，看着越明显。

六、怎么解决反射和振铃？

说白了就两个思路：要么让反射不发生，要么让反射的能量被吸收掉。

1. 阻抗匹配：让驱动端、走线、接收端的阻抗尽量一致。常用的方法有源端串联匹配、末端并联匹配、RC匹配等。
2. 控制走线长度：短走线可以减少反射的来回次数。对于时钟信号，我一般要求走线长度不超过信号上升沿长度的1/6。
3. 使用终端电阻：在接收端加一个到Vcc/2的电阻，或者用戴维南匹配网络。
4. 降低驱动强度：有些芯片的驱动能力太强，输出阻抗很低，容易引起振铃。适当降低驱动强度，反而能改善信号质量。

七、总结一下

传输线理论，说白了就是三件事：特性阻抗要算准，传播延迟要控好，反射振铃要匹配。你想想看，高速信号在PCB上跑，就像人在走廊里跑。走廊太窄（阻抗不匹配），就会撞墙（反射）。撞来撞去，人就晕了（振铃）。

我刚开始学传输线的时候，也觉得公式多、概念抽象。但后来发现，只要抓住“阻抗匹配”这个核心，很多问题就迎刃而解了。嗯，今天就聊到这儿，下次咱们接着讲串扰和损耗的问题。