3、寄生电感与电容：过孔、焊盘、走线产生的寄生参数，对高频信号的影响分析。
各位工程师朋友，咱们接着聊。上一节我们讲了回流路径，这一节我们来扒一扒那些看不见摸不着，却实实在在影响信号质量的“小东西”——寄生电感和寄生电容。
说实话，我刚入行那会儿，总觉得这些寄生参数是书本上的理论，离实际板子很远。直到有一次，一个2.4G的射频项目，明明仿真都过了，打样回来就是灵敏度上不去。我拿着烙铁在板子上戳来戳去，最后发现是一个过孔惹的祸。嗯，从那以后，我再也不敢小看这些“寄生”的家伙了。
3.1 过孔的寄生参数：高频信号的“隐形杀手”
过孔，说白了就是连接不同层的“小隧道”。你想想看，一个孔，有焊盘、有反焊盘、有孔壁，还有那一段镀铜的圆柱体。这些东西组合在一起，天然就带着电感和电容。
过孔的寄生电感，主要来自孔壁本身。电流从一层流到另一层，必须经过这个圆柱形的导体。这个导体虽然短，但在高频下，它的感抗可不能忽略。我习惯用一个简单的公式估算：
L_via ≈ 2 * h * [ln(4h/d) + 1] (单位: nH)
其中：
h = 过孔长度 (mm)
d = 过孔直径 (mm)举个例子，一个1.6mm厚的板子，过孔直径0.3mm，算下来寄生电感大约在1.2nH左右。1.2nH听起来很小对吧？但在2.4GHz下，它的感抗是多少？
XL = 2πfL = 2 * 3.14 * 2.4e9 * 1.2e-9 ≈ 18 Ω18欧姆！这可不是个小数字。你想想看，一个50欧姆的传输线，中间串了18欧姆的感抗，信号能好才怪。
关键点：过孔寄生电感会引入串联阻抗，导致信号反射和衰减。频率越高，影响越明显。
过孔的寄生电容，则来自焊盘与参考平面之间的电场耦合。过孔焊盘和地平面之间，形成了一个小小的平板电容。这个电容虽然小，但会给高速信号提供一个“漏电”路径。
我记得有一次调试一个DDR3的板子，时钟信号的眼图总是张不开。查了半天，发现是过孔的反焊盘设计得太小，寄生电容太大，把时钟信号的上升沿给“磨圆”了。后来把反焊盘加大，问题就解决了。
我的经验：对于高频信号（>1GHz），尽量少用过孔。如果不得不用，建议使用“背钻”工艺，把多余的过孔 stub 去掉。另外，过孔周围加一些接地过孔（stitching via），可以提供一个低阻抗的回流路径，有效降低寄生电感的影响。
3.2 焊盘的寄生参数：被忽视的“小角色”
焊盘，就是器件引脚焊接的那个铜皮。很多人觉得焊盘就是用来焊接的，能有什么影响？其实不然。
焊盘的寄生电容，主要来自焊盘与相邻的参考平面（通常是地平面）之间的耦合。一个典型的表贴焊盘，如果直接铺在顶层，它和下面的地平面之间就会形成一个电容。这个电容的大小取决于焊盘的面积、介质的厚度和介电常数。
我给大家一个参考数据：一个0805封装的焊盘，在FR4板材（介电常数约4.5）、介质厚度0.2mm的情况下，寄生电容大约在0.5pF左右。0.5pF，在1GHz下的容抗是多少？
XC = 1/(2πfC) = 1/(2 * 3.14 * 1e9 * 0.5e-12) ≈ 318 Ω318欧姆！这个容抗并联在信号线上，会直接把高频能量泄放到地平面上去。你想想看，信号还没到负载呢，一半能量已经通过焊盘漏到地上了。
注意：焊盘的寄生电容对高速信号的影响，主要体现在两个方面：一是增加信号的上升时间（边沿变缓），二是造成阻抗不连续。对于差分信号，焊盘的不对称设计还会引入共模噪声。
怎么解决？我个人习惯的做法是：
- 减小焊盘尺寸：在保证焊接可靠性的前提下，尽量使用小焊盘。比如，对于0402封装的器件，焊盘宽度可以比器件宽度小10%-20%。
- 挖空参考平面：在焊盘正下方的地平面或电源平面上，挖掉一块铜皮（即反焊盘），减少电容耦合。这个做法在射频设计中很常见。
- 使用“泪滴”焊盘：在焊盘与走线的连接处，加一个泪滴状的过渡，可以减少阻抗突变。
3.3 走线的寄生参数：传输线的“另一面”
走线，我们天天都在画。但你可能没想过，每一段走线，都是一个分布式的LC网络。走线的寄生电感和寄生电容，决定了它的特性阻抗。
走线的寄生电感，主要来自走线本身的自感和与回流路径之间的互感。一条微带线，它的单位长度电感大约在0.3-0.5 nH/mm之间。这个值看起来不大，但一条10cm长的走线，总电感就有30-50nH。在高速信号下，这个电感会带来很大的电压降。
走线的寄生电容，则来自走线与参考平面之间的电场耦合。同样是一条微带线，它的单位长度电容大约在0.1-0.2 pF/mm之间。10cm长的走线，总电容就有10-20pF。这个电容会吸收信号的能量，导致信号幅度下降。
我给大家整理了一个表格，方便快速估算：
| 走线类型 | 单位长度电感 (nH/mm) | 单位长度电容 (pF/mm) | 典型特性阻抗 (Ω) |
|---|---|---|---|
| 微带线 (外层) | 0.35 - 0.45 | 0.10 - 0.15 | 50 - 70 |
| 带状线 (内层) | 0.25 - 0.35 | 0.15 - 0.25 | 40 - 60 |
| 共面波导 | 0.30 - 0.40 | 0.12 - 0.18 | 45 - 65 |
这些寄生参数对高频信号的影响，最直接的表现就是阻抗不连续。比如，一条50欧姆的走线，如果中间有一段宽度变窄了，那这段的寄生电感就会变大，寄生电容会变小，阻抗就会升高。信号走到这里，一部分能量会被反射回来，造成振铃和过冲。
核心观点：走线的寄生参数不是孤立的，它们共同决定了传输线的特性。控制好走线的宽度、间距、与参考平面的距离，就是控制好寄生参数。
3.4 综合影响：一个真实的案例
最后，我给大家分享一个我亲身经历的案例。那是一个10Gbps的SerDes项目，板子做回来之后，眼图测试总是不过。我拿着示波器一量，发现眼图的抖动特别大，而且眼高也不够。
我排查了整整两天，最后发现问题出在一个BGA封装的扇出区域。那个区域里，过孔密密麻麻，焊盘也很大，走线还特别细。我算了一下，光是过孔的寄生电感就有2.5nH，焊盘的寄生电容有1.2pF，再加上走线的寄生参数，整个扇出区域的阻抗从50欧姆跳到了70多欧姆。
后来我重新设计了扇出区域：
- 把过孔直径从0.3mm改成了0.2mm，减少了寄生电感。
- 在焊盘下方挖空了地平面，减少了寄生电容。
- 把走线加宽，并缩短了走线长度。
改版之后，眼图一下子就打开了。你看，有时候问题就是这么简单，但你不去关注这些寄生参数，它就永远是个坑。
避坑指南：我曾经在多个项目中吃过寄生参数的亏。现在我的习惯是，在布局布线阶段，就用仿真工具（比如HFSS、Q3D）提取关键网络的寄生参数。不要等到板子做出来再发现问题，那时候改板子成本就高了。
好了，这一节的内容就到这里。寄生电感和电容，说白了就是高频信号的天敌。你理解了它们，就能在设计中有针对性地去控制它们。下一节，我们来聊聊地弹噪声——另一个让硬件工程师头疼的问题。