第二章：传输线理论——信号完整性的基石
各位同学，大家好。今天我们聊聊传输线理论。说实话，这是整个信号完整性（SI）和电源完整性（PI）最基础、也最核心的内容。你想想看，没有传输线理论，后面所有的反射、串扰、时序分析都无从谈起。我个人习惯把这一章叫做“SI的牛顿力学”——懂了它，后面就顺了。
2.1 传输线的基本概念
什么是传输线？说白了，就是用来传输电磁能量的结构。在PCB上，最常见的传输线就是微带线和带状线。微带线在表层，参考平面在下面；带状线埋在中间，上下都有参考平面。
我记得刚入行时，有个老工程师跟我说：“小张，你记住，任何两根导体之间都能形成传输线。”当时我不太理解，后来做项目多了才明白——信号路径和返回路径之间，天然就构成了传输线。所以，传输线不是你想不想有，而是它一直都在。
核心要点：当信号走线的长度大于信号上升沿有效长度的1/6时，就必须按传输线来处理。这个经验公式，我建议你记在笔记本上。
传输线的两个关键参数是：特性阻抗（Z₀）和传播时延（TD）。特性阻抗决定了信号在线上看到的“阻力”，传播时延决定了信号从一端到另一端需要多久。
2.2 特性阻抗——传输线的“身份证”
特性阻抗Z₀，是传输线最重要的参数。它由传输线的几何结构和材料决定，与线长无关。这一点很多新手会搞混——阻抗不是电阻，它不随长度变化。
对于微带线，特性阻抗的近似公式为：
Z₀ ≈ (87 / √(εr + 1.41)) * ln(5.98h / (0.8w + t))其中：
- εr：介电常数（FR4通常取4.2~4.5）
- h：介质厚度
- w：线宽
- t：铜厚
嗯，这里要注意：这个公式是近似值，实际设计时建议用场求解器（如Polar SI9000）精确计算。我在项目中遇到过，用近似公式算出来50Ω，结果板厂做出来只有45Ω——就是因为没考虑铜箔粗糙度的影响。
实战技巧：设计50Ω微带线时，我通常先按公式算一个初始值，然后留出±10%的调整空间。板厂加工后，实测阻抗偏差在±5%以内就算合格。
2.3 反射——信号完整性的头号敌人
反射是怎么产生的？很简单：阻抗不连续。信号在传输线上跑，突然遇到阻抗变化，一部分能量继续前进，一部分能量被反射回来。反射系数Γ定义为：
Γ = (Z_load - Z₀) / (Z_load + Z₀)当负载阻抗等于特性阻抗时，Γ=0，没有反射。这就是匹配。
当负载开路时，Γ=1，信号全反射回来，电压翻倍。
当负载短路时，Γ=-1，信号全反射回来，电压反相。
我曾经调试过一个DDR3的地址线，发现信号波形上有明显的台阶。用TDR一测，原来是过孔处的阻抗从50Ω跳到了65Ω。后来在过孔周围加了回流地过孔，把阻抗降到了52Ω，问题就解决了。
避坑指南：我曾经在多层板设计中，忽略了过孔stub的影响。结果高速信号在过孔处产生了严重的反射，导致眼图闭合。后来我学会了用背钻工艺去掉stub，或者干脆把信号换到表层走线。
2.4 匹配——让信号“安静”地走
匹配的目的，就是让信号在传输线上没有反射。常见的匹配方式有：
| 匹配方式 | 适用场景 | 优点 | 缺点 |
|---|---|---|---|
| 源端串联匹配 | 点对点拓扑 | 功耗低，简单 | 信号幅度减半 |
| 末端并联匹配 | 多负载拓扑 | 信号幅度完整 | 功耗大 |
| AC匹配 | 需要隔直的场景 | 无直流功耗 | 需要电容，占用面积 |
| 戴维南匹配 | 差分信号 | 匹配精度高 | 功耗大，元件多 |
我个人习惯在源端做串联匹配。为什么？因为简单、省电。对于大多数单端信号，在驱动端串一个22Ω或33Ω的电阻，就能很好地抑制反射。你想想看，如果每个信号都做末端并联匹配，那功耗会大得吓人。
经验之谈：匹配电阻的取值不是死板的。我一般先按公式算，然后在实际板上用TDR测，再微调电阻值。有时候22Ω和27Ω就差那么一点，但波形质量天差地别。
2.5 时域反射计（TDR）原理——SI工程师的“听诊器”
TDR，全称Time Domain Reflectometry，时域反射计。它就像医生的听诊器，能“听”出传输线上的阻抗变化。
TDR的原理很简单：向传输线发射一个快速上升沿的阶跃信号（上升时间通常小于35ps），然后观察反射回来的信号。根据反射信号的时间延迟，可以算出阻抗不连续点的位置；根据反射信号的幅度，可以算出阻抗变化的大小。
TDR的测量公式：
Z_DUT = Z₀ * (1 + ρ) / (1 - ρ)其中：
- Z_DUT：被测点的阻抗
- Z₀：TDR系统的参考阻抗（通常50Ω）
- ρ：反射系数
我记得有一次，一个客户说他们的板子10Gbps信号眼图很差。我带着TDR去现场一测，发现走线上有个明显的阻抗凹陷——从50Ω掉到了38Ω。顺着TDR波形找过去，原来是一个BGA焊盘设计得太大了，导致局部电容过大。后来把焊盘改小，阻抗就恢复了正常。
实用技巧：用TDR时，我建议先校准。把TDR探头接在已知的50Ω负载上，确认基线是平的。然后再测DUT。另外，TDR的上升时间决定了分辨率——上升时间越快，能分辨的阻抗不连续点就越小。
2.6 传输线理论在实战中的应用
说了这么多理论，我们来点实际的。在PCB设计中，传输线理论的应用主要体现在：
- 阻抗控制：根据叠层结构，计算并控制走线的特性阻抗。我一般要求板厂提供阻抗测试报告，每批次抽测5%的板子。
- 拓扑设计：点对点、菊花链、星形、Fly-by等拓扑，各有各的优缺点。DDR3的Fly-by拓扑，就是利用了传输线的特性来减少反射。
- 端接设计：根据信号类型和拓扑，选择合适的匹配方式。我见过有人把所有信号都加串联匹配，结果功耗超标——其实有些低速信号根本不需要。
- 仿真验证：用HyperLynx或ADS做前仿真和后仿真，验证传输线的性能。我习惯先做前仿真确定走线规则，再做后仿真确认实际效果。
总结一下：传输线理论不是纸上谈兵，它是SI/PI设计的根基。你掌握了特性阻抗、反射、匹配和TDR，就等于拿到了解决信号完整性问题的钥匙。下次遇到信号质量差的问题，别急着换芯片，先想想是不是传输线出了问题。
好了，这一章就到这里。下一章我们讲串扰——信号之间的“悄悄话”是怎么互相干扰的。到时候我会分享一个我踩过的坑，保证让你印象深刻。