4、简单表达式约束：关系运算符约束，等式与不等式约束，取值范围约束

好，咱们今天聊点实在的。约束表达式里最基础、也最常用的一类，就是简单表达式约束。说白了，就是用关系运算符、等式不等式、还有取值范围来限制随机变量的行为。这部分内容看起来简单，但我在项目里见过不少人在这上面翻车。

4.1 关系运算符约束：大于、小于、大于等于、小于等于

关系运算符约束，就是 >、<、>=、<= 这四个家伙。它们用来描述两个表达式之间的大小关系。

举个例子，你想让地址 addr 始终大于基地址 base_addr，可以这么写：

class transaction;
    rand bit [31:0] addr;
    rand bit [31:0] base_addr;
    
    constraint addr_c {
        addr > base_addr;
    }
endclass

嗯，这里要注意：关系运算符两边的表达式，类型和位宽最好一致。我遇到过一位同事，把 bit [7:0] 和 int 做比较，结果仿真出来的值完全不对，查了半天才发现是符号扩展的问题。

⚠️ 避坑指南： 我曾经在项目中遇到一个bug——用 >= 约束两个无符号数，结果因为位宽不匹配，仿真器自动做了符号扩展，导致约束永远不满足。所以，写关系约束时，务必确认两边的位宽和符号类型一致。

4.2 等式与不等式约束：== 和 !=

等式约束 == 和不等式约束 !=，用来强制变量等于或不等于某个值。这俩在构造特定测试场景时特别有用。

比如你想让数据包的长度固定为64字节：

class packet;
    rand int pkt_len;
    
    constraint len_c {
        pkt_len == 64;
    }
endclass

或者你想排除某个非法地址：

constraint addr_exclude {
    addr != 32'hDEAD_BEEF;
}

我个人习惯把等式约束用在「黄金值」的验证上。比如在验证一个加法器时，我会约束结果等于两个输入的和，然后检查硬件是否真的算对了。

💡 小技巧： 等式约束的右边可以是一个表达式，比如 result == a + b。但要注意，这个表达式是在约束求解时计算的，不是预编译的。所以如果你写 result == a + b + c，求解器会把它当作一个整体来处理。

4.3 取值范围约束：inside 操作符

inside 操作符是SystemVerilog里最优雅的约束写法之一。它让你用集合的方式描述取值范围，比写一堆 >= 和 <= 清爽多了。

基本用法：

class data;
    rand int value;
    
    constraint range_c {
        value inside {[10:20], [30:40], 50, 60};
    }
endclass

这个约束的意思是：value 可以是10到20之间的任意数，或者30到40之间的任意数，或者正好是50，或者正好是60。你想想看，如果用关系运算符写，得多少行？

inside 还支持取反操作，用 ! 或 not：

constraint exclude_c {
    !(value inside {[0:100]});  // value 不在 0~100 范围内
}
🔑 核心要点： inside 的集合可以是变量、常量、或者范围。范围用 [low:high] 表示，包含边界值。多个元素用逗号分隔。这个操作符在随机化约束中出场率极高，建议熟练掌握。

4.4 实际项目中的组合使用

在实际项目中，这些约束很少单独出现，往往是组合在一起用的。我给你看一个我去年做过的DMA控制器验证的例子：

class dma_transaction;
    rand bit [31:0] src_addr;
    rand bit [31:0] dst_addr;
    rand int        burst_len;
    rand bit        inc_mode;  // 0: fixed, 1: increment
    
    constraint addr_c {
        // 源地址必须在SRAM区域
        src_addr inside {[32'h2000_0000 : 32'h2000_FFFF]};
        // 目的地址必须在DDR区域
        dst_addr inside {[32'h8000_0000 : 32'h8FFF_FFFF]};
        // 源地址和目的地址不能重叠
        src_addr != dst_addr;
    }
    
    constraint burst_c {
        // 突发长度：4, 8, 16, 32, 64
        burst_len inside {4, 8, 16, 32, 64};
        // 如果是递增模式，地址要留够空间
        if (inc_mode) {
            src_addr + burst_len * 4 <= 32'h2000_FFFF;
            dst_addr + burst_len * 4 <= 32'h8FFF_FFFF;
        }
    }
endclass

你看，这里同时用到了 inside、!=、<= 和条件约束。为什么这么写？因为DMA传输时，地址范围、长度、模式之间是有依赖关系的。如果只约束单个变量，很容易生成无效的测试场景。

4.5 约束求解的注意事项

最后聊几个容易踩的坑：

  1. 约束冲突：如果你同时写了 a > 10 和 a < 5，求解器会报错。但有时候冲突是隐式的，比如 a inside {[1:10]} 和 a != 5 同时存在，这没问题，求解器会自动排除5。
  2. 求解性能：inside 的集合越大，求解时间越长。我见过有人把 inside {[0:2**32-1]} 写进约束，结果仿真跑了一小时还没出结果。这种写法等于没约束，不如直接删掉。
  3. 边界值覆盖：我个人习惯在约束里刻意包含边界值。比如地址范围 [0x1000:0x1FFF]，我会额外加一个 addr == 0x1000 || addr == 0x1FFF 的软约束，确保边界被覆盖到。
💡 经验之谈： 写约束时，先想清楚「这个变量应该长什么样」，再动手写代码。我见过太多人上来就写 inside，结果约束太松，随机出来的值跟没约束一样。好的约束，应该像一把精准的刻刀，而不是一把大锤。

好了，简单表达式约束就聊到这儿。下一节我们会讲更复杂的条件约束和分布约束，到时候再接着聊。

← 上一章 📖 返回目录 下一章 →