1. Memory BIST概述：什么是Memory BIST、为什么需要Memory BIST、BIST的基本原理与架构

1.1 什么是Memory BIST？

Memory BIST，全称是Memory Built-In Self-Test。说白了，就是在芯片内部给存储器（SRAM、ROM、Register File等）装一个“自检电路”。

我刚开始接触这个领域时，觉得这名字挺唬人。其实理解起来很简单——你想想看，芯片出厂前要测试，传统做法是用外部ATE（自动测试设备）去测。但Memory BIST不一样，它让芯片自己测自己，不需要外部设备插手。

具体来说，BIST控制器会生成测试序列，写入存储器，再读出来比对。如果读出的数据和预期一致，说明存储器没问题；如果不一致，就报错。

核心要点：Memory BIST = 片上的自测试引擎，专门用来检测存储器中的制造缺陷。

1.2 为什么需要Memory BIST？

这个问题，我在项目中被问过无数次。为什么放着好好的ATE不用，非要搞个BIST？

原因有三点，我一个个说：

  1. 测试成本太高——ATE测试时间按秒计费，一颗芯片测几秒，百万颗就是天价。BIST可以在几毫秒内完成测试，成本几乎为零。
  2. 测试覆盖率不够——ATE只能测芯片引脚能访问到的路径。现代SoC里，存储器深埋在芯片内部，ATE根本够不着。BIST直接挂在存储器旁边，想怎么测就怎么测。
  3. 现场测试需求——芯片用着用着可能出问题（比如老化、电压波动）。ATE只能在生产阶段用，BIST可以在系统上电时、甚至运行过程中随时启动自检。

我的经验：有一次做车规级芯片，客户要求芯片在每次上电时都要做一次Memory BIST。如果没有BIST，这种需求根本没法满足。所以，BIST不是“锦上添花”，而是“雪中送炭”。

1.3 BIST的基本原理

Memory BIST的原理，其实就四个字：写、读、比。

具体流程是这样的：

  • BIST控制器生成特定的测试图案（比如全0、全1、棋盘格、March算法）
  • 将图案写入存储器的每个地址
  • 再从每个地址读出来
  • 将读出的数据和预期值做比较
  • 如果全部匹配，测试通过；否则，记录故障地址和故障类型

为什么会这样设计？因为存储器的制造缺陷通常表现为“某个单元 stuck-at 0”或“某个单元 stuck-at 1”。通过写入相反的值再读出来，就能轻松发现这类问题。

1.4 BIST的典型架构

一个标准的Memory BIST架构，包含以下几个模块：

模块名称 功能描述
BIST Controller 核心控制单元，生成测试序列和地址
Pattern Generator 生成测试图案（如March C-算法）
Address Generator 生成递增/递减的地址序列
Comparator 比较读出的数据和预期值
Fault Log 记录故障地址和故障类型

嗯，这里要注意：BIST Controller是整个系统的“大脑”。它决定什么时候开始测试、用什么算法、测试多长时间。

避坑指南：我曾经在一个项目中，BIST Controller的时钟和存储器时钟没有做同步处理，结果测试时出现了大量误报。后来花了整整两天才定位到问题。所以，时钟域交叉处理一定要谨慎！

1.5 一个简单的BIST代码示例

下面是一个简化的BIST控制器Verilog代码，展示了核心逻辑：

module memory_bist (
    input  clk,
    input  rst_n,
    input  start_bist,
    output reg bist_done,
    output reg bist_pass
);

    // 状态机定义
    localparam IDLE   = 2'b00;
    localparam WRITE  = 2'b01;
    localparam READ   = 2'b10;
    localparam DONE   = 2'b11;

    reg [1:0] state, next_state;
    reg [7:0] addr;
    reg [31:0] data_in;
    wire [31:0] data_out;

    // 状态机逻辑
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            state <= IDLE;
        else
            state <= next_state;
    end

    // 状态转移
    always @(*) begin
        next_state = state;
        case (state)
            IDLE:   if (start_bist) next_state = WRITE;
            WRITE:  if (addr == 8'hFF) next_state = READ;
            READ:   if (addr == 8'hFF) next_state = DONE;
            DONE:   next_state = IDLE;
        endcase
    end

    // 地址生成
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            addr <= 8'h00;
        else if (state == WRITE || state == READ)
            addr <= addr + 1;
        else
            addr <= 8'h00;
    end

    // 测试图案生成（March C-简化版）
    always @(*) begin
        case (state)
            WRITE: data_in = {32{addr[0]}};  // 写入全0或全1
            READ:  data_in = 32'h0;           // 读操作时数据无效
            default: data_in = 32'h0;
        endcase
    end

    // 比较逻辑
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            bist_pass <= 1'b1;
        else if (state == READ && data_out != {32{addr[0]}})
            bist_pass <= 1'b0;  // 发现故障
    end

    // 完成标志
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            bist_done <= 1'b0;
        else if (state == DONE)
            bist_done <= 1'b1;
        else
            bist_done <= 1'b0;
    end

endmodule

个人习惯：我写BIST代码时，喜欢把状态机单独写一个always块，地址生成和比较逻辑分开。这样后期调试时，一眼就能看出问题出在哪。别把所有逻辑塞到一个always块里，那是给自己挖坑。

1.6 常见的BIST算法

说到BIST算法，最经典的就是March算法家族。我个人最常用的是March C-，它能在合理的时间内覆盖绝大多数故障类型。

算法名称 测试步骤 故障覆盖率 测试时间
March C- 6步：写0→读0写1→读1写0→读0写1→读1写0→读0 高（覆盖SAF、TF、AF等） 约10N（N为地址数）
March LR 14步，更复杂的读写序列 非常高（覆盖耦合故障） 约22N
Checkerboard 棋盘格图案写入 中等（主要测相邻单元干扰） 约4N

你想想看，如果芯片里有100万个存储单元，用March C-只需要1000万次读写操作就能完成测试。这在ATE上可能只需要几毫秒，但如果是外部测试，光传输数据就要花几秒钟。

总结一下：Memory BIST不是什么高深莫测的技术。它就是给存储器装了个“自检小护士”，随时可以检查存储器的健康状况。对于现代芯片设计来说，BIST不是可选项，而是必选项。

下一章，我会详细讲解March算法的具体实现和优化技巧。到时候我会分享一个我在项目中踩过的坑——关于地址生成顺序对测试结果的影响，保证让你少走弯路。

← 上一章 📖 返回目录 下一章 →