什么是IP集成
IP集成的价值
IP集成工程师职责
IP集成流程概览
SoC基本架构
总线协议简介
存储子系统
时钟与复位架构
Verilog/SV核心语法
组合逻辑与时序逻辑
状态机设计
代码风格与规范
如何阅读IP Datasheet
关键信号接口
配置寄存器
时序图与波形分析
Linux环境配置
EDA工具链安装
版本管理工具
Makefile基础
IP包结构
RTL代码
仿真模型
综合约束(SDC)
文档清单
时钟树综合基础
门控时钟设计
异步复位同步释放
时钟域交叉(CDC)
多电压域设计
电源门控
时钟门控
UPF/CPF文件编写
扫描链插入
MBIST集成
边界扫描(JTAG)
测试模式时钟复位
逻辑综合流程
SDC约束编写
综合策略
面积与性能权衡
等价性检查(LEC)
形式验证流程
常见问题与调试
STA基础
建立时间与保持时间
时序路径分析
时序报告解读
功耗组成
动态功耗与静态功耗
功耗分析工具使用
低功耗优化
布局规划(Floorplan)
电源网络设计
标准单元放置
时钟树综合
ATE测试原理
测试向量生成
良率分析
测试覆盖率
信号完整性问题
跨时钟域问题
复位同步问题
总线死锁
波形调试(Verdi/DVE)
日志分析
断点调试
脚本自动化调试
Git分支策略
代码审查流程
持续集成(CI)
文档协同
IP质量指标
可重用性评估
验证完备性
文档完整性
第三方IP选型
License管理
IP交付验收
技术支持对接
内部IP开发流程
IP标准化
IP库管理
IP复用策略
Chiplet技术
Die-to-Die接口
多芯片封装
系统级验证
模拟IP接口
数字与模拟接口
混合信号仿真
电源噪声分析
脚本自动化(Python/Tcl)
流程自动化
报告自动化
回归测试