什么是时序收敛 · 为什么时序收敛是IP集成的核心挑战 · 时序收敛的基本流程
STA的基本概念 · 建立时间与保持时间 · 时序路径的分类 (reg2reg, reg2out, in2reg, in2out)
SDC文件结构 · 时钟定义 (create_clock) · 生成时钟 (create_generated_clock) · 时钟不确定性
set_input_delay · set_output_delay · 虚拟时钟的应用 · 外部路径建模
set_false_path · set_multicycle_path · set_max_delay/set_min_delay · 时序例外的优先级
report_timing命令详解 · 时序路径的slack分析 · 关键路径识别 · 报告中的常见参数
report_timing_group · 路径分布直方图 · WNS与TNS的概念 · 时序瓶颈分析
时钟树的概念 · 时钟偏斜 (skew) 与时钟抖动 (jitter) · 时钟树综合的目标
时钟缓冲器插入 · 时钟树平衡 · 有用偏斜 (useful skew) 技术 · 时钟门控的影响
逻辑级数优化 · 逻辑重组 · 操作符平衡 · 资源共享对时序的影响
寄存器重定时 (Retiming) · 流水线插入 · 寄存器复制 · 寄存器合并
布局对时序的影响 · 拥塞与时序的权衡 · 物理单元的选择 · 高驱动单元的使用
布线延迟模型 · 布线层选择 · 屏蔽与串扰控制 · 布线后时序修复
电压域划分 · 电平转换器 (Level Shifter) 的时序影响 · 跨域路径约束
异步时钟域 · 同步时钟域 · CDC路径的约束与验证 · 格雷码与双触发器同步器
PVT (工艺、电压、温度) 角分析 · OCV (片上变异) 的概念 · derating因子设置
AOCV (先进片上变异) · POCV (参数化片上变异) · 统计静态时序分析 (SSTA)
自顶向下与自底向上策略 · 模块级时序预算 · 渐进式时序收敛方法
手动ECO流程 · 自动ECO工具 · 金属层ECO与基底层ECO
动态功耗与静态功耗 · 电压频率折中 · 多阈值单元 (HVT/SVT/LVT) 的选择策略
单元尺寸调整 · 逻辑结构选择 · 面积约束下的时序优化技巧
扫描链插入 · 扫描使能信号 · BIST (内建自测试) 电路的时序约束
IP边界时序建模 · 接口协议时序 (如AXI、APB) · IP内部时序与系统时序的协调
模块级与顶层级时序分析 · 黑盒模型 (ILM/ETM) 的使用 · 层次化约束管理
Tcl脚本在时序分析中的应用 · 自动化报告生成 · 批量时序修复脚本
时序违例的根因分析 · 时钟路径与数据路径的调试技巧 · 迭代优化方法
FinFET工艺特性 · 布线电阻电容变化 · 光刻效应导致的时序偏差
ML预测时序热点 · 自动参数调优 · 基于学习的布局优化
时序收敛的里程碑设定 · 团队协作流程 · 版本控制与回归验证
一个完整的IP集成时序收敛案例 · 从初始约束到最终签核的全流程演示