一、时序收敛概述
1.1 什么是时序收敛
时序收敛，说白了就是让芯片里的所有路径都能在规定时间内跑完。你想想看，一个信号从A点出发，经过一堆组合逻辑，最后到达B点的寄存器，这一路的时间不能超过时钟周期。
我习惯这么定义：当所有时序路径的建立时间（setup）和保持时间（hold）都满足约束条件时，我们就说时序收敛了。嗯，这里要注意，不是跑通就行，是要每条路径都达标。
核心公式：
数据到达时间 ≤ 数据要求时间 → setup 满足
数据到达时间 ≥ 数据要求时间 → hold 满足
我在项目中遇到过一种情况：综合后的时序报告全是绿的，但布局布线后突然冒出一堆违例。为什么会这样？因为综合阶段太理想化，没考虑实际走线延迟。所以我现在做项目，从来不信综合后的时序报告，至少要看place后的结果。
1.2 为什么时序收敛是IP集成的核心挑战
这个问题我问过不少新人，很多人回答「因为时序不收敛芯片就不能工作」。对，但不够深入。IP集成中的时序收敛，难点在于「集成」二字。
第一，黑盒效应。 你拿到的IP，内部结构是看不到的。你只知道它的端口时序约束，但不知道内部逻辑是怎么搭的。我曾经集成过一个DDR控制器IP，按照文档给的约束去跑，死活收敛不了。后来跟IP供应商来回沟通了三天，才发现是约束文件里少了一条false path。
第二，接口时序的叠加效应。 两个IP对接，A的输出要经过顶层走线才能到B的输入。这段走线延迟，加上两个IP各自的内部延迟，很容易就把时序预算吃光了。我记得有个项目，两个IP之间就差了0.2ns，但就是这0.2ns，让我调了整整一周的floorplan。
第三，跨时钟域问题。 现在的SoC里，几十个时钟域是常事。每个IP可能都有自己的时钟，异步接口的处理稍有不慎就是灾难。我见过最夸张的一次，一个项目里因为CDC没处理好，导致芯片在高温下随机死机，查了两个月才定位到问题。
| 挑战类型 | 典型问题 | 影响程度 |
|---|---|---|
| 黑盒效应 | 内部路径不可见，约束易遗漏 | 高 |
| 接口叠加 | 顶层走线延迟吃掉时序预算 | 中高 |
| 跨时钟域 | 异步处理不当导致功能失效 | 极高 |
| 多电压域 | 不同电压下延迟差异大 | 中 |
避坑指南： 我曾经因为轻信IP供应商的「参考约束」，直接拿过来用，结果后端实现时发现大量违例。后来我养成了一个习惯：每个IP的约束文件，必须自己过一遍，特别是时钟定义和false path部分。
1.3 时序收敛的基本流程
时序收敛不是一步到位的，它是个迭代过程。我一般把它分成四个阶段：
- 约束建立阶段 — 定义时钟、输入输出延迟、false path等
- 综合阶段 — 逻辑综合，初步检查时序可行性
- 布局布线阶段 — 物理实现，逐步逼近时序目标
- 签核阶段 — 全场景STA，确认所有corner都收敛
每个阶段都有不同的关注点。综合阶段我主要看setup，hold一般留到后端处理。布局布线阶段，我会先跑一次快速route看看大概的违例分布，再决定是调floorplan还是改约束。
我的经验： 不要试图一次把所有违例都修掉。先修最差的那些路径，往往修完top 10%的违例，剩下的就自动收敛了。因为修路径的过程会改变工具的行为，很多小违例会被连带修复。
嗯，这里要特别说一下迭代的节奏。我建议每轮迭代只改3-5个关键参数，然后跑一次完整的PR。改太多你根本不知道哪个改动起了作用。我以前就犯过这个错，一次改了十几个参数，结果时序变好了，但完全不知道是哪个参数起了作用，后面想复现都难。
最后说一句，时序收敛没有银弹。每个项目都有自己的坑，但基本流程是通用的。你只要把约束做扎实，迭代节奏把握好，大部分问题都能解决。剩下的那些顽固违例，就得靠经验去判断了——是改代码、调约束，还是换工艺库？这个判断力，得靠项目慢慢积累。