4. 硬件设计管理：原理图设计评审、PCB Layout 要点、BOM 管理与元器件采购
硬件设计，说白了就是嵌入式项目的「骨架」。软件写得再好，硬件一烧，全白搭。我见过太多项目，软件团队加班加点赶进度，结果硬件回来发现电源纹波大得离谱，或者某个信号线走线太长导致通信失败。嗯，今天我们就聊聊硬件设计管理里最核心的三个环节：原理图评审、PCB Layout 要点、还有BOM管理与采购。
4.1 原理图设计评审：别让错误流到下一环
原理图是硬件设计的「蓝图」。我个人习惯，在原理图画完但还没发出去打板之前，必须做一次正式的评审。这不是走形式，是真的要逐页过。
核心原则：原理图评审不是找茬，是帮团队提前发现「如果这里错了，后面要花多少代价」的问题。
4.1.1 评审清单（我常用的）
- 电源树检查：每一路电源的输入输出范围、最大电流、纹波要求是否明确？我在项目中遇到过，一个3.3V LDO后面接了5个传感器，结果一算电流超了LDO的额定值，板子一上电就过热保护。
- 信号完整性：高速信号（比如SPI、I2C、USB）的上拉电阻、终端匹配、走线长度约束有没有标出来？
- 去耦电容：每个IC的电源引脚附近有没有放0.1μF和10μF的组合？位置对不对？
- 连接器引脚定义：尤其是排针、FPC座子，正反方向、信号顺序是否和对接的模块一致？
- 测试点：关键信号（如复位、时钟、电源）有没有预留测试点？方便调试时用示波器抓波形。
我的小技巧：评审时拿一张A4纸，把原理图打印出来，用红笔逐条打勾。电子版容易漏看，纸质版反而更专注。
4.1.2 评审流程
- 自检：设计者自己先过一遍，把明显的低级错误（比如网络标号写错、电阻值标反）改掉。
- 交叉评审：找另一位硬件工程师，或者软件工程师（对，软件也能看出问题，比如某个GPIO复用功能冲突）。
- 会议评审：召集硬件、软件、测试、采购一起过。采购可能会说「这个芯片交期要16周，换一个吧」——这种问题在原理图阶段发现，比PCB Layout完再改省太多时间。
4.2 PCB Layout 要点：把原理图变成能用的板子
原理图评审通过后，就进入PCB Layout阶段。这一步，说白了就是「把电路图变成物理走线」。我见过很多原理图设计得很漂亮，但Layout出来一塌糊涂的案例。
4.2.1 布局原则
- 先大后小：先把电源模块、连接器、大电容这些占地方的元件放好，再放小电阻电容。
- 功能分区：模拟电路和数字电路要分开，高频和低频要分开。我踩过坑：把WiFi模块的天线部分紧挨着音频功放，结果WiFi一开，喇叭里全是滋滋声。
- 散热考虑：功率器件（比如MOS管、LDO）周围留够铜皮和过孔散热，别挤在一堆小电容中间。
4.2.2 走线要点
| 信号类型 | 走线要求 | 常见问题 |
|---|---|---|
| 电源线 | 尽量宽，至少40mil以上，大电流用铺铜 | 线太细导致压降大，芯片供电不足 |
| 地线 | 完整地平面，不要被信号线切断 | 地回路面积大，引入噪声 |
| 高速信号 | 等长走线，远离时钟源和开关电源 | 信号反射导致数据错乱 |
| 时钟信号 | 包地处理，两侧加地线 | 辐射干扰其他信号 |
注意：千万不要为了省空间把信号线走在晶振下面。我曾经有一块板子，晶振下面走了I2C线，结果I2C通信老是随机出错，查了两天才发现是晶振的电磁干扰。
4.2.3 检查清单（出Gerber前必看）
- DRC（设计规则检查）有没有报错？
- 所有网络是否都连接上了？
- 丝印有没有重叠？元件标号是否清晰可读？
- 板边有没有留工艺边？拼板方式是否合理？
4.3 BOM 管理与元器件采购：别让板子「有米无炊」
BOM（Bill of Materials）是硬件项目的「购物清单」。很多团队把BOM当成一个Excel表格随便填填，结果采购回来发现型号不对、封装不对、或者停产了。嗯，这里我要重点说说。
4.3.1 BOM 的必备字段
| 字段 | 说明 | 示例 |
|---|---|---|
| 位号 | 原理图中的唯一标识 | R1, C2, U3 |
| 型号 | 完整型号，包含封装和精度 | GRM188R71C104KA01D |
| 规格 | 阻值/容值/耐压/功率 | 100nF, 16V, X7R |
| 封装 | PCB封装名称 | 0603, SOP-8 |
| 数量 | 单板用量 | 10 |
| 供应商 | 推荐采购渠道 | DigiKey, Mouser, 立创 |
| 交期 | 当前市场交期（周） | 8-12周 |
4.3.2 元器件采购的避坑指南
- 不要只看价格：便宜10%的电容，可能批次一致性差，导致产品良率下降。我曾经为了省几毛钱，换了一家国产电容，结果100块板子里有5块电源纹波超标，返工成本远高于省下的钱。
- 关注交期：某些MCU、FPGA、电源芯片交期可能长达20周以上。项目启动时就要和采购确认长交期物料，提前下单。
- 备选方案：每个关键芯片至少准备2-3个替代型号，写在BOM的备注栏里。万一主芯片缺货，能快速切换。
- 样品与量产分开：样品阶段可以买散料或剪带，量产阶段必须用整盘或编带，方便SMT贴片机使用。
我的习惯：BOM发布前，我会让采购和硬件工程师一起过一遍。采购会告诉你「这个型号市场上假货多」「那个型号最近涨价了」。这些信息在原理图阶段知道，比板子打回来再改要省心得多。
4.4 小结
硬件设计管理，说白了就是「把风险提前暴露，把问题扼杀在摇篮里」。原理图评审、PCB Layout、BOM管理，这三个环节环环相扣。你想想看，如果原理图评审漏了一个电源问题，到了Layout阶段可能还能改，但到了BOM采购阶段才发现，那就得重新打板、重新采购，时间和成本都翻倍。
我个人经验是：硬件设计管理不是一个人的事，是硬件、软件、测试、采购、生产多部门协作的结果。每次项目复盘时，我都会把硬件环节踩过的坑记录下来，形成团队的「避坑清单」。嗯，下次做新项目时，至少不会在同一个地方摔倒两次。