第二章：内存层次结构——寄存器、Cache、SRAM、DRAM、Flash，访问速度与容量权衡
大家好，我是老张。做基站嵌入式开发十几年了，今天咱们聊聊内存层次结构。说实话，这玩意儿是嵌入式系统的命脉，尤其咱们搞基站的，一个时序没卡好，整个小区就掉线了。
你想想看，CPU跑得飞快，内存却跟不上，怎么办？总不能把整个基站的内存都做成CPU那么快的吧？成本上天了。所以就有了这个金字塔结构——从快到慢、从贵到便宜、从小到大的存储体系。
2.1 寄存器：CPU的贴身秘书
寄存器是离CPU最近的存储单元。它就在CPU内部，跟运算单元走同一根总线。访问速度？一个时钟周期搞定，没有延迟。
但代价也很明显——容量极小。一个ARM Cortex-A系列处理器，通用寄存器也就几十个，每个32位或64位。你想想看，连一个完整的TCP/IP包都塞不下。
关键点：寄存器由触发器构成，速度最快，但成本最高。编译器会尽量把频繁使用的变量分配到寄存器中。
我在项目中遇到过一个问题：一个中断服务程序里用了太多局部变量，结果编译器把它们全压到栈上了，中断响应时间直接翻倍。后来我手动加了register关键字，才把关键变量塞回寄存器里。
2.2 Cache：速度与容量的黄金平衡点
Cache是SRAM做的，比寄存器慢一点，但容量大得多。基站里常用的Cache分三级：L1、L2、L3。
| Cache级别 | 典型容量 | 访问延迟 | 位置 |
|---|---|---|---|
| L1 Cache | 32KB - 64KB | 2-4个时钟周期 | CPU核心内部 |
| L2 Cache | 256KB - 1MB | 10-20个时钟周期 | CPU核心内部或共享 |
| L3 Cache | 2MB - 32MB | 30-50个时钟周期 | 多核共享 |
说白了，Cache就是赌CPU的局部性原理。你访问了一个地址，接下来很可能访问它附近的地址。基站里的信号处理算法，比如FFT、信道估计，都是典型的顺序访问模式，Cache命中率极高。
我的经验：在基站基带处理中，把热数据（比如导频符号、信道估计结果）尽量对齐到Cache Line大小（通常是64字节）。我见过有人把关键数组定义成__attribute__((aligned(64)))，性能直接提升15%。
2.3 SRAM vs DRAM：速度与容量的终极对决
SRAM和DRAM都是随机存取存储器，但原理完全不同。
SRAM（静态随机存取存储器）：用触发器存储数据，不需要刷新。速度快，但每个bit需要6个晶体管，面积大、成本高。基站里的Cache、片内RAM基本都是SRAM。
DRAM（动态随机存取存储器）：用电容存储电荷，需要定期刷新。每个bit只需要1个晶体管加1个电容，密度高、成本低。但访问速度慢，延迟在50-100纳秒级别。
我建议你记住这个对比：
- SRAM：速度≈1-5ns，容量通常≤几十MB，用于Cache、片内RAM
- DRAM：速度≈50-100ns，容量可达几GB，用于主存
为什么会差这么多？嗯，DRAM每次访问都要先激活行、再读取列，还要等电容充电稳定。SRAM直接读就行，没有这些弯弯绕。
避坑指南：我曾经在一个基站项目中，把关键的中断向量表放在了外部DRAM里。结果系统启动时，DRAM还没初始化完成，中断一来直接跑飞。后来我强制把向量表放在片内SRAM里，问题才解决。记住：启动代码和中断向量表，永远放在SRAM或Flash里。
2.4 Flash：掉电不丢的存储之王
Flash是非易失性存储器，掉电后数据还在。基站里的固件、配置文件、日志都存这里。
Flash的访问速度？读操作还行，几十纳秒到几百纳秒。但写操作就慢了，尤其是擦除操作，动不动几毫秒甚至几十毫秒。
而且Flash有寿命限制——每个块只能擦写约10万次。基站设备要运行十几年，频繁写Flash肯定不行。
关键权衡：
- NOR Flash：支持XIP（片内执行），读速度快，适合存代码
- NAND Flash：密度高、成本低，适合存大容量数据
我个人习惯是：代码放NOR Flash里，可以直接运行；日志和配置数据放NAND Flash里，配合磨损均衡算法使用。
2.5 速度与容量的权衡：基站场景下的实战选择
好了，咱们把整个金字塔串起来看看：
寄存器（几十个字节，0.3ns）
↓
L1 Cache（32KB，1ns）
↓
L2 Cache（512KB，5ns）
↓
L3 Cache（8MB，15ns）
↓
SRAM（片内，几十MB，5-10ns）
↓
DRAM（片外，几GB，50-100ns）
↓
Flash（片外，几GB到几TB，读100ns，写ms级）你想想看，一个基站每秒要处理几百万个OFDM符号。如果每个符号都要从DRAM里读数据，CPU大部分时间都在等内存。所以关键数据必须往金字塔上层放。
我在实际项目中做过这样的优化：
- 把信道估计的查找表放在L1 Cache里（通过数据对齐和预取指令）
- 把FFT的旋转因子放在SRAM里
- 把用户面数据放在DRAM里
- 把固件和启动代码放在NOR Flash里
这样分层之后，基带处理延迟从原来的200微秒降到了80微秒。嗯，这就是内存层次结构的威力。
我的建议：做基站嵌入式开发，一定要学会用perf工具分析Cache miss率。如果L1 Cache miss率超过5%，就该考虑数据布局优化了。我曾经把一个关键结构体重新排列字段顺序，Cache miss率从12%降到了3%。
最后说一句：内存层次结构不是死的。不同芯片、不同场景，最优方案都不一样。关键是要理解每个层次的特性，然后根据你的数据访问模式做权衡。搞基站的，数据量大、实时性要求高，这个权衡尤其重要。
公众号:蓝海资料掘金营，微信deep3321