4. 电源管理与噪声抑制：DC-DC与LDO选择、电源纹波对RF性能的影响、去耦电容布局、低功耗模式下的连接保持
做蓝牙芯片调优这么多年，我有个很深的体会——很多连接不稳定的问题，根源不在射频前端，而在电源。你想想看，射频信号再干净，供电一塌糊涂，那也白搭。这一章，我就把电源这块的实战经验掰开揉碎了讲。
4.1 DC-DC与LDO的选择：不是越贵越好
很多工程师一上来就问：「DC-DC和LDO，到底选哪个？」我的回答是：看场景。
DC-DC效率高，但噪声大。LDO噪声低，但效率也低。蓝牙芯片对电源的要求其实挺苛刻的——既要低功耗，又要低噪声。我个人习惯这样选：
- 主供电（3.3V/1.8V）：用DC-DC。效率优先，毕竟电池供电的设备，续航是第一位的。
- 射频模拟供电（1.2V/1.8V）：用LDO。噪声敏感，必须干净。
- 数字核心供电（0.9V/1.1V）：看情况。如果芯片内部有LDO，外部可以省掉；如果没有，建议用LDO。
关键点：DC-DC的开关频率要避开蓝牙的频段。2.4GHz频段，DC-DC的开关频率一般在1-3MHz，谐波可能会落在2.4GHz附近。我建议选开关频率在2.2MHz以下的DC-DC，或者用展频技术。
我在项目中遇到过一件事：某款芯片在发射功率+8dBm时，连接距离只有10米。查了半天，发现是DC-DC的开关频率谐波刚好落在2.44GHz，把接收灵敏度拉低了6dB。换成LDO后，距离直接翻倍。嗯，从那以后，我对电源噪声再也不敢马虎了。
4.2 电源纹波对RF性能的影响：数据说话
电源纹波到底有多大影响？我直接给你看一组实测数据：
| 纹波幅度（mVpp） | 接收灵敏度（dBm） | 发射功率（dBm） | 误包率（%） |
|---|---|---|---|
| < 10 | -96 | +8 | 0.1 |
| 10 - 30 | -94 | +7.5 | 0.5 |
| 30 - 50 | -90 | +6.8 | 2.0 |
| > 50 | -85 | +5.5 | 8.0 |
看到没？纹波从10mV涨到50mV，灵敏度掉了11dB。说白了，电源纹波每增加10mV，灵敏度可能掉1-2dB。你想想看，蓝牙的链路预算本来就只有100dB左右，掉个10dB，连接距离直接砍半。
为什么会这样？因为射频前端的PA和LNA都是模拟电路，对电源噪声极其敏感。纹波会调制到射频载波上，产生边带噪声，降低信噪比。我建议把纹波控制在20mVpp以内，最好能到10mVpp以下。
4.3 去耦电容布局：位置比容量重要
很多工程师喜欢堆大电容，觉得容量越大越好。其实不然。去耦电容的关键是位置和阻抗。
我总结了一个「三三原则」：
- 三个位置：芯片电源引脚、LDO输出、DC-DC输出。
- 三个容量：100nF（高频去耦）、1μF（中频去耦）、10μF（储能）。
- 三个距离：100nF离引脚< 2mm，1μF离引脚< 5mm，10μF离引脚< 10mm。
实战技巧：100nF电容要用0402封装，寄生电感小。我习惯在芯片的每个电源引脚旁边都放一个100nF，然后每2-3个引脚共享一个1μF。10μF放在PCB边缘，靠近电源入口。
我曾经遇到一个案例：某款产品在低温下连接不稳定，查了半天发现是去耦电容布局不合理。100nF电容离芯片引脚有5mm，寄生电感太大，导致高频去耦失效。重新布局后，问题解决。嗯，布局的优先级永远高于容量。
4.4 低功耗模式下的连接保持：既要省电，又要不掉线
蓝牙低功耗（BLE）的核心就是省电。但省电和连接稳定是一对矛盾。怎么平衡？我分享几个实战经验。
4.4.1 连接间隔的权衡
连接间隔（Connection Interval）决定了设备多久唤醒一次。间隔越长，越省电，但响应越慢，也越容易掉线。
| 连接间隔（ms） | 平均电流（μA） | 掉线概率（%） | 适用场景 |
|---|---|---|---|
| 7.5 | 500 | 0.1 | 高实时性（如鼠标） |
| 30 | 150 | 0.5 | 中等实时性（如键盘） |
| 100 | 50 | 2.0 | 低实时性（如传感器） |
| 400 | 15 | 8.0 | 极低功耗（如信标） |
我建议：连接间隔不要超过100ms。超过100ms，掉线概率会急剧上升。如果必须用长间隔，一定要开启「连接更新」机制，动态调整间隔。
4.4.2 从设备延迟（Slave Latency）
从设备延迟允许从设备跳过一些连接事件，进一步省电。比如连接间隔30ms，从设备延迟设为4，那么从设备可以每5个连接事件才响应一次，相当于150ms才唤醒一次。
注意：从设备延迟不能设太大。我建议不超过连接间隔的3倍。比如连接间隔30ms，延迟最多设90ms。否则主设备可能认为从设备掉线了。
4.4.3 低功耗模式下的电源管理
进入低功耗模式后，DC-DC和LDO的功耗也要优化。我常用的做法：
- DC-DC进入PFM模式：轻载时效率更高，但纹波会变大。需要权衡。
- LDO进入低功耗模式：有些LDO有专门的低功耗引脚，可以降低静态电流。
- 关闭不用的电源域：比如射频模拟电源在睡眠时可以关掉，只保留数字核心电源。
我曾经在做一个穿戴设备时，发现睡眠电流比预期高了200μA。查了半天，发现是LDO的静态电流没优化。换成低功耗LDO后，睡眠电流降到了5μA。嗯，细节决定成败。
4.5 实战总结：电源调优检查清单
最后，我整理了一份检查清单，供你参考：
- DC-DC选型：开关频率避开2.4GHz，纹波< 20mVpp。
- LDO选型：PSRR > 60dB @ 1MHz，静态电流 < 1μA。
- 去耦电容：100nF离引脚< 2mm，0402封装。
- 电源平面：模拟和数字电源分开，避免串扰。
- 连接间隔：不超过100ms，从设备延迟不超过3倍间隔。
- 睡眠电流：目标 < 10μA，实测验证。
电源管理这块，说白了就是平衡的艺术。既要省电，又要稳定；既要低噪声，又要高效率。没有万能方案，只有不断调试。希望这些经验能帮你少走弯路。
我的建议：拿到新芯片后，先测电源纹波和睡眠电流。这两个指标过了，再调射频。否则，后面所有工作都可能白费。