4、电磁兼容(EMC)基础：EMI与EMS概念、辐射与传导发射、屏蔽与滤波基础
各位同学，咱们今天聊聊电磁兼容。说实话，做光通信芯片设计，EMC 这块要是没处理好，流片回来基本就是废片。我见过太多项目，眼图测出来漂亮得很，一上系统就各种掉线，最后查出来都是 EMC 的锅。
4.1 EMI 与 EMS：一对冤家
先搞清楚两个基本概念：EMI（电磁干扰）和EMS（电磁敏感度）。
- EMI：你的芯片往外辐射了多少“噪声”。说白了，就是你的芯片是不是个“捣乱分子”。
- EMS：你的芯片能扛住多少外部干扰。说白了，就是你的芯片是不是个“软柿子”。
两者合起来就是 EMC（电磁兼容）。嗯，这里要注意：EMC 不是要求你的芯片完全不辐射，也不是要求它刀枪不入，而是要求它在特定环境下能正常工作，同时不影响别人。
核心公式：EMC = EMI（低） + EMS（高）
你的芯片辐射要低于标准线，抗扰度要高于标准线。中间留出的余量，就是你的设计裕量。
我在项目中遇到过一件事：一款 25Gbps 的 TIA（跨阻放大器），实验室测试 BER（误码率）完全达标，结果放到数据中心机架上，旁边正好有个大功率电源模块。好家伙，误码率直接飙到 10^-6。这就是典型的 EMS 不足——芯片本身没问题，但扛不住外部干扰。
4.2 辐射发射 vs 传导发射
干扰怎么跑出去的？两条路：辐射和传导。
4.2.1 辐射发射
辐射发射，就是干扰通过空间电磁波传播。频率越高，辐射越容易。光通信芯片动辄 25GHz、50GHz 甚至更高，辐射问题尤其突出。
我个人的习惯是：先看封装。封装引脚就是天然的天线。一个 0.5mm 长的键合线，在 10GHz 时就是一根不错的辐射天线。你想想看，你的高速信号在芯片内部跑得好好的，一到封装引脚就“漏”出去了。
| 频率范围 | 主要辐射源 | 典型对策 |
|---|---|---|
| 30MHz - 1GHz | 时钟谐波、电源噪声 | 屏蔽罩、去耦电容 |
| 1GHz - 10GHz | 高速数字信号、SerDes | 差分走线、阻抗匹配 |
| 10GHz 以上 | 光调制器驱动、高频时钟 | 共面波导、吸波材料 |
4.2.2 传导发射
传导发射，就是干扰通过电源线、信号线传播。低频段（30MHz 以下）以传导为主。
我曾经踩过一个坑：一款 100G PAM4 的驱动芯片，电源纹波测出来只有 5mV，觉得没问题。结果整机测试时，电源线上 1.2MHz 的开关噪声直接耦合到了输出端，导致眼图闭合。查了三天才找到原因——电源滤波电容离芯片太远，走线电感太大。
避坑指南：我曾经以为传导发射只是低频问题，忽略了高频段的传导耦合。实际上，对于光通信芯片，电源分配网络（PDN）在 GHz 频段的阻抗特性同样关键。建议用 VNA（矢量网络分析仪）测一下 PDN 的 S21，看看有没有谐振峰。
4.3 屏蔽：给芯片穿上“防辐射服”
屏蔽的原理很简单：用金属外壳把电磁波挡住。但实际做起来，门道不少。
4.3.1 屏蔽效能
屏蔽效能（SE）用 dB 表示：
SE = R + A + B其中：
- R：反射损耗（取决于材料阻抗和波阻抗的匹配）
- A：吸收损耗（取决于材料厚度和趋肤深度）
- B：多次反射修正（薄材料时需要考虑）
对于光通信芯片，我建议重点关注 缝隙泄漏。屏蔽罩上哪怕有一条 0.1mm 的缝隙，在 10GHz 时就会产生明显的泄漏。为什么？因为缝隙长度接近波长的 1/4 时，就成了谐振缝隙天线。
实战技巧：屏蔽罩的接缝处，用导电泡棉或导电胶带密封。螺丝间距不要超过最高频率波长的 1/20。比如 40GHz 的信号，波长约 7.5mm，螺丝间距要小于 0.375mm——嗯，这很难做到，所以实际中常用多点焊接或激光焊接。
4.3.2 屏蔽材料选择
| 材料 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| 铜 | 导电性好，成本低 | 易氧化 | 低频屏蔽 |
| 不锈钢 | 强度高，耐腐蚀 | 导电性差 | 结构件 |
| 镍银合金 | 导电性好，耐腐蚀 | 成本高 | 高频屏蔽 |
| 吸波材料 | 吸收而非反射 | 厚度大 | 腔体谐振抑制 |
4.4 滤波：把噪声“滤”在门外
滤波是 EMC 设计中最经济有效的手段。说白了，就是让有用的信号通过，把没用的噪声挡住。
4.4.1 电源滤波
光通信芯片对电源噪声极其敏感。我建议采用 多级滤波 策略：
- 板级滤波：在 PCB 电源入口放一个共模扼流圈 + 大电容（10-100μF）
- 芯片级滤波：在芯片电源引脚附近放小电容（0.1μF + 100pF + 10pF）
- 片内滤波：在芯片内部集成去耦电容（通常用 MOS 电容或 MIM 电容）
为什么需要三个级别的滤波？因为不同电容的自谐振频率不同。大电容滤低频，小电容滤高频。你想想看，一个 10μF 的陶瓷电容，在 1MHz 时是电容，到了 100MHz 就变成电感了。所以必须大小搭配。
关键参数：电容的自谐振频率（SRF）
SRF = 1 / (2π√(LC))
其中 L 是电容的等效串联电感（ESL）。贴片电容的 ESL 通常在 0.5-2nH 之间。0402 封装的 ESL 比 0603 小，高频性能更好。
4.4.2 信号滤波
对于高速信号线，不能简单加电容，否则会把信号本身也滤掉。常用的方法：
- 共模扼流圈：对差模信号（有用信号）阻抗很小，对共模噪声（干扰）阻抗很大。我习惯在 SerDes 的 TX/RX 线上各放一个。
- 铁氧体磁珠：高频时呈现电阻特性，吸收噪声。注意选择合适频率范围的磁珠。
- RC 低通滤波：用于低频控制信号，比如 I2C、SPI 等。
我曾经在 50G PAM4 的接收端加了一个共模扼流圈，结果眼图质量反而下降了。查了半天才发现，那个扼流圈的差模插入损耗在 26GHz 时达到了 3dB——直接把信号衰减了一半。所以，选型时一定要看 S 参数曲线，不能只看标称值。
4.5 实战总结：EMC 设计 checklist
最后，我把自己多年积累的 EMC 设计要点整理成一份 checklist，供大家参考：
- 芯片设计阶段：
- 片内集成足够的去耦电容（建议每 1A 电流配 100pF）
- 高速 IO 采用差分结构，共模抑制比（CMRR）要大于 20dB
- 电源域划分清晰，模拟和数字电源分开
- 封装设计阶段：
- 高速信号尽量用倒装焊（Flip-Chip），减少键合线长度
- 电源引脚数量要足够，降低 PDN 阻抗
- 封装基板内层铺地，形成屏蔽
- PCB 设计阶段：
- 高速信号走线远离板边（至少 3 倍线宽）
- 电源层和地层紧耦合（介质厚度尽量薄）
- 屏蔽罩接地良好，接地阻抗小于 1mΩ
- 系统测试阶段：
- 先测 EMI（辐射和传导），再测 EMS（ESD、EFT、浪涌）
- 发现问题时，用近场探头定位干扰源
- 整改时，一次只改一个变量，避免盲目尝试
我的个人习惯：每次流片前，我都会花半天时间做一次 EMC 预评审。把芯片的封装模型、PCB 布局、电源方案过一遍。虽然不能完全避免问题，但至少能排除 80% 的低级错误。嗯，这招帮我省了不少流片费。
好了，EMC 基础就讲到这里。下一章咱们聊聊具体的抗干扰电路设计，包括差分对、共模反馈、以及如何用片内校准技术对抗工艺偏差。到时候我会拿一个 400G DR4 的接收机案例来拆解，保证干货满满。