第1章光通信芯片概述

第一章：光通信芯片概述

各位同学，咱们今天聊聊光通信芯片。说实话，这个领域我摸爬滚打了十几年，每次跟新人聊起，总发现大家对芯片在光模块里的角色有点模糊。今天我就把这块掰开揉碎了讲清楚。

先看整体。一个典型的光通信系统，说白了就是三部分：发射端、光纤链路、接收端。发射端把电信号转成光信号，光纤负责传，接收端再把光信号变回电信号。

我习惯把系统比作快递。发射端是打包员，光纤是高速公路，接收端是拆包员。中间任何一个环节出问题，包裹就送不到。

具体到接收端，光信号进来后，先经过光电探测器（PD）变成微弱电流。这个电流有多弱？我遇到过的情况，有时候只有几微安。这么小的信号，直接处理肯定不行。所以后面需要一系列芯片来放大、整形、恢复时钟和数据。

核心要点：光通信系统的本质是「电-光-电」的转换。芯片的任务就是保证这个转换过程又快又准。

光模块里用的芯片，按功能分主要有五类。我按信号流向给大家捋一遍。

TIA是接收链路的第一级。它的输入是PD产生的微弱电流，输出是电压。我刚开始做TIA设计时，最头疼的就是噪声和带宽的取舍。带宽要够，噪声要低，这两者天生矛盾。有一次项目里，为了把带宽从25GHz提到28GHz，噪声硬是大了3dB。最后只能折中，用均衡器来补。

避坑指南：我曾经在TIA的布局上吃过亏。电源走线太长，导致高频时电源噪声耦合进信号路径。后来我习惯把TIA的电源去耦电容放在离管脚3mm以内，效果立竿见影。

LA的作用很简单：把TIA输出的模拟电压放大到数字逻辑电平。它有个特点——限幅。信号幅度小的时候线性放大，幅度大了就限幅。你想想看，如果信号幅度波动很大，后面的CDR就没法稳定工作。LA就是干这个的，把信号幅度「压平」。

CDR是接收链路的核心。它要从数据里把时钟信号「挖」出来。为什么需要这个？因为发射端和接收端的时钟不同步。我见过不少新手，以为CDR只是简单的锁相环。其实不然。CDR要处理数据中的长连0或长连1，这时候没有跳变沿，锁相环容易失锁。

我记得有一次调试400G光模块，CDR在长连0场景下频繁失锁。查了两天才发现是环路滤波器参数设置不对。后来我把环路带宽从2MHz改到1.5MHz，问题就解决了。嗯，这里要注意，环路带宽不是越宽越好，也不是越窄越好，得看具体应用。

SerDes负责并行数据和串行数据的转换。为什么需要这个？因为芯片内部处理数据通常是并行的，但光纤里传的是串行。SerDes就是那个「翻译官」。

我个人的经验是，SerDes的设计难点在高速串行接口。比如112Gbps的PAM4信号，眼图几乎闭合，全靠DSP来恢复。SerDes的模拟前端（AFE）设计非常讲究，稍微一点失配就会导致误码率飙升。

DSP是近年来光通信芯片的「明星」。它用数字算法来补偿光纤传输中的各种损伤。色散、偏振模色散、非线性效应，这些以前靠模拟电路很难解决的问题，DSP都能搞定。

但DSP也有代价。功耗大、延迟高。我做过一个项目，DSP的功耗占了整个光模块的60%。客户要求降低功耗，我们只能从算法和工艺两方面下手。算法上，把LMS滤波器的抽头数从128降到96；工艺上，从16nm换到7nm。最后功耗降了40%，但性能也牺牲了一点。这就是工程上的取舍。

注意事项：DSP不是万能的。对于短距离（<10km）的应用，用DSP反而浪费。我建议根据传输距离和速率来选型。100G以下，CDR+LA方案就够；400G以上，DSP基本是标配。

光模块里，这些芯片各司其职。我画个简单的信号流：

PD → TIA → LA → CDR → SerDes → 主机接口
         ↓
       DSP（可选，用于高速率）

PD把光转成电流，TIA把电流转成电压，LA把电压放大到逻辑电平，CDR恢复时钟并重定时，SerDes把串行数据转成并行数据送给主机。如果是400G以上，中间还会插入DSP来做数字补偿。

我习惯把芯片比作接力赛的运动员。每一棒都有自己的任务，交接棒的时候不能掉链子。TIA和LA之间的接口匹配，CDR和SerDes之间的时钟同步，任何一个环节出问题，整个链路就废了。

举个例子。有一次客户反馈，他们的光模块在高温下误码率超标。我排查后发现，是LA的输出摆幅随温度变化太大。高温下摆幅变小，CDR的输入灵敏度不够，导致误码。解决方案很简单：在LA和CDR之间加一个自适应均衡器。嗯，这种问题在实际项目中很常见。

总结一下：光通信芯片不是孤立存在的。TIA、LA、CDR、SerDes、DSP，它们是一个整体。设计时要从系统角度考虑，不能只看单个芯片的性能。我见过太多「单芯片性能很好，联调就翻车」的例子了。

好了，第一章就讲到这里。下一章咱们深入聊聊TIA的设计细节。到时候我会分享一些具体的电路拓扑和仿真技巧。