第三章：量产测试流程设计：CP测试与FT测试的区别、测试流程制定原则、良率与吞吐量平衡

大家好，我是老张。这一章咱们聊聊量产测试流程怎么搭。

说实话，很多刚入行的朋友容易把CP和FT搞混。我见过不止一个项目，因为流程没设计好，最后良率上不去，产能也卡脖子。今天我就把这块掰开了讲。

3.1 CP测试 vs FT测试：到底有啥区别？

先问个问题：芯片从晶圆到成品，为什么要测两次？

其实说白了，CP和FT是两道完全不同的关卡。我习惯这么理解——

• CP测试（Chip Probing）：晶圆阶段，用探针卡扎到PAD上测。这时候芯片还没封装。
• FT测试（Final Test）：封装之后，把芯片插到测试座上测。这时候已经是成品了。

你想想看，CP测的是“裸芯”，FT测的是“封装好的芯”。两者目的完全不同。

我记得有一次，一个光模块客户非要跳过CP直接做FT。结果封装完发现一半芯片是坏的，白白浪费了封装费。嗯，这就是典型的“省了小钱亏了大钱”。

3.2 测试流程制定原则：别瞎拍脑袋

流程怎么定？我总结了三条铁律——

1. 先粗后细：CP只测关键参数，把明显坏的筛掉。FT再测全参数。
2. 先易后难：先测直流，再测功能，最后测高速。别一上来就跑眼图，万一芯片没上电呢？
3. 先快后慢：把耗时短的项放前面，快速淘汰坏品。别让好芯片等太久。

举个实际例子。我做过一个25G光接收芯片的项目，CP流程是这样设计的——

CP测试流程（简化版）：
1. 开短路测试（Open/Short） → 筛掉探针接触不良的
2. 静态电流测试（IDD） → 筛掉漏电大的
3. 光响应度测试（Responsivity） → 筛掉灵敏度不够的
4. 带宽测试（Bandwidth） → 筛掉高频性能差的
5. 眼图测试（Eye Diagram） → 最终质量确认

你看，第1步和第2步都是毫秒级的，能快速干掉大约5%-10%的坏品。第3步开始才上光路，成本高一些，但这时候剩下的芯片已经比较靠谱了。

3.3 良率与吞吐量平衡：鱼和熊掌怎么兼得？

这个问题，说白了就是“测得多”和“测得快”之间的矛盾。

你想想看——

• 测的项目越多，良率筛选越干净，但测试时间变长，吞吐量下降。
• 测的项目越少，吞吐量上去了，但可能漏掉坏品，导致封装后良率暴跌。

怎么平衡？我建议分三步走——

第一步：找到“良率瓶颈”

先跑一批全测数据，看看哪个参数最容易失效。比如我发现某款芯片的“暗电流”参数良率只有85%，其他参数都在95%以上。那好，CP阶段我就重点盯暗电流，其他参数可以适当放宽。

第二步：优化测试顺序

把失效概率高的项放前面。比如暗电流失效概率15%，光功率失效概率2%。那我先测暗电流，一旦超标直接淘汰，省得后面白测。

第三步：动态调整测试项

这个是我在项目中摸索出来的。当良率稳定在95%以上时，我会把CP的测试项砍掉一半，只保留最关键的3-5项。剩下的放到FT去测。这样CP的吞吐量能翻倍，而FT的良率也不会掉太多。

3.4 实战案例：一个光模块芯片的测试流程设计

最后，我拿一个实际项目收尾。这是某款100G光模块用的驱动芯片，我当年设计的量产流程——

阶段	测试项	时间预算	目的
CP	开短路、静态电流、光功率、消光比	< 50ms/die	快速筛掉坏die
FT	全参数：眼图、抖动、灵敏度、温度循环	< 500ms/颗	保证出货质量

这个流程跑下来，CP良率大约92%，FT良率大约97%。整体良率约89%，吞吐量每天能到10万颗。嗯，客户很满意。

好了，这一章就到这里。下一章咱们聊聊测试硬件怎么选——探针卡、测试座、负载板，这些坑我踩过不少，到时候跟你们细说。

---

公众号:蓝海资料掘金营，微信deep3321