三、传输线理论与信号完整性：微带线与带状线、特性阻抗计算、反射与振铃现象

各位同学，咱们今天聊点硬核的——传输线。说实话，我刚入行那会儿，觉得传输线理论就是书本上的公式，离实际设计远着呢。直到有一次，我负责的一个25Gbps接口项目，眼图死活睁不开，示波器上全是毛刺。折腾了两周，最后发现就是一段走线的阻抗没控制好。从那以后，我再也不敢小看传输线了。

3.1 微带线与带状线：你该选哪个？

先说说两种最常见的传输线结构。微带线，就是走线在PCB表层，下面有参考平面，上面是空气。带状线呢，走线被夹在两个参考平面中间，上下都是介质。

微带线的特点：

• 加工容易，成本低。表层走线，调试方便
• 电磁场部分暴露在空气中，有效介电常数会变化
• 容易受外部干扰。嗯，这里要注意，微带线对EMI比较敏感
• 传输速度比带状线快一点

带状线的特点：

• 屏蔽性好，上下都有参考平面
• 串扰小，适合高速信号
• 但加工成本高，过孔多
• 散热差一些

我个人习惯是：对于10Gbps以上的高速信号，优先用带状线。如果实在走不了内层，微带线也行，但一定要做好包地处理。我在项目中遇到过，一个25Gbps的SerDes接口，因为用了微带线又没处理好参考平面，结果眼图高度直接掉了30%。

3.2 特性阻抗计算：别死记公式

特性阻抗，说白了就是信号在传输线上感受到的瞬时阻抗。它不是电阻，是交流阻抗。为什么重要？因为阻抗不匹配，信号就会反射。

对于微带线，特性阻抗的近似公式：

Z0 = 87 / sqrt(εr + 1.41) * ln(5.98h / (0.8w + t))

其中：

• h 是介质厚度
• w 是线宽
• t 是铜厚
• εr 是介电常数

对于带状线，公式稍微不同：

Z0 = 60 / sqrt(εr) * ln(4h / (0.67π * w * (0.8 + t/w)))

你想想看，这些公式看着复杂，其实核心就一句话：阻抗由线宽、介质厚度、介电常数决定。我建议你直接用仿真工具算，比如Polar SI9000。但心里要有数——线宽越宽，阻抗越低；介质越厚，阻抗越高。

3.3 反射与振铃：信号完整性的头号杀手

反射是怎么来的？信号在传输线上跑，遇到阻抗突变，一部分能量就弹回来了。就像你对着山谷喊话，回声会干扰你听清自己的声音。

反射系数公式：

Γ = (Z_load - Z0) / (Z_load + Z0)

当负载阻抗等于特性阻抗时，Γ=0，没有反射。当开路时，Γ=1，全反射。当短路时，Γ=-1，反相反射。

振铃呢？就是反射信号来回弹，在接收端形成过冲和下冲。我见过最夸张的一次，一个DDR3接口的振铃幅度达到了信号幅度的40%，直接把接收端的输入缓冲器打坏了。

振铃的典型表现：

• 过冲：信号超过正常高电平
• 下冲：信号低于正常低电平
• 台阶：信号上升沿出现阶梯状
• 回沟：信号下降沿出现凹陷

3.4 实际设计中的阻抗控制

阻抗控制不是纸上谈兵。在实际PCB设计中，有几个关键点：

1. 叠层设计：提前和PCB厂家沟通，确定目标阻抗和叠层结构
2. 线宽调整：根据厂家提供的介电常数和铜厚，计算实际线宽
3. 参考平面完整：信号下方不能有分割，否则阻抗会突变
4. 等长处理：差分对内的两根线要等长，否则会有共模噪声
5. 阻抗测试：板子回来后，用TDR测试实际阻抗

这里我分享一个经验：别完全相信PCB厂家给的阻抗报告。我遇到过厂家说阻抗控制在50±5欧姆，结果实测只有42欧姆。所以，有条件的话，自己用TDR测一下最靠谱。

3.5 仿真验证：别等板子回来再后悔

现在做高速设计，仿真已经是标配了。常用的工具有：

工具	用途	我个人的评价
ADS	通道仿真、S参数分析	功能强大，但学习曲线陡
HyperLynx	PI/SI仿真	上手快，适合快速验证
HFSS	3D电磁场仿真	精度高，但仿真时间长
SIwave	整板仿真	适合做电源完整性

我建议的流程是：先用2D场求解器算阻抗，再用通道仿真看眼图，最后用3D仿真验证关键节点。别一上来就跑3D，那太费时间了。

3.6 总结：信号完整性的核心就是阻抗控制

说了这么多，其实就一句话：信号完整性问题的根源，90%是阻抗不连续。微带线和带状线的选择、特性阻抗的计算、反射和振铃的抑制，所有的一切都围绕着「让信号感受到的阻抗尽量一致」这个目标。

我记得刚带团队时，有个新人问我：「为什么高速信号要走差分？」我说：「差分对不仅抗共模干扰，而且阻抗控制更容易。」他接着问：「那为什么不用单端？」我说：「单端对参考平面要求太高，10Gbps以上基本没法用。」

嗯，这就是经验。理论是基础，但实际设计中的取舍，才是真正的功夫。希望今天的分享对你有帮助。下次遇到眼图问题，先检查阻抗，八成能解决问题。