4、限幅放大器（LA）与输出级：LA的增益级联设计、直流偏移消除（DCOC）、输出驱动器（CML、EML）设计要点

好，我们接着聊限幅放大器（LA）和输出级。这部分其实挺有意思的，它决定了信号能不能被正确放大、有没有被直流偏移带偏，以及最后能不能稳稳地驱动后面的电路。

我个人习惯把LA看作一个“信号整形器”。进来的信号可能很弱，也可能有直流偏差，经过LA之后，变成幅度稳定的、干净的信号，再交给输出级去干活。

LA的增益级联设计：不是简单堆叠

LA的核心任务就是提供高增益，把微弱的输入信号放大到足够大的摆幅。但这里有个矛盾：单级放大器增益做不高，带宽也受限。所以，我们得用多级级联。

级联设计，说白了就是“接力跑”。每一级只负责放大一点点，但加起来总增益就上去了。我见过一些新手工程师，一上来就想用一级放大器搞定50dB增益，结果带宽惨不忍睹，自激振荡倒是很欢快。

设计要点：

• 增益分配：每一级的增益不宜过高，通常每级6~10dB比较稳妥。增益太高，带宽会急剧下降，而且容易不稳定。
• 带宽预算：级联后总带宽会下降。比如三级放大器，每级带宽10GHz，级联后总带宽可能只有5~6GHz。所以设计时得留出余量。
• 噪声考虑：第一级噪声系数最重要。后面几级的噪声会被前面的增益压制，所以第一级要用低噪声设计。

直流偏移消除（DCOC）：别让信号“跑偏”

直流偏移（DC Offset）是个很烦人的东西。它可能来自前级电路的不匹配，也可能来自工艺偏差。如果不消除，偏移会被LA逐级放大，最后把信号“顶”到电源轨上，导致输出饱和。

DCOC的原理其实很简单：检测输出端的直流电平，然后反馈到输入端，把偏移抵消掉。但实现起来有讲究。

常见DCOC方案：

• 低通反馈环路：用一个大电阻和电容构成低通滤波器，提取直流分量，再反馈到输入端。优点是简单，缺点是时间常数大，启动慢。
• 数字辅助DCOC：用ADC检测偏移，DAC产生补偿电压。精度高，但功耗和面积大。
• 开关电容DCOC：用开关电容网络实现低频陷波。适合高速应用，但设计复杂。

输出驱动器：CML与EML设计要点

输出驱动器是LA的最后一关，它要把信号送到芯片外面，驱动后面的负载（比如光调制器、示波器、或者下一级芯片）。

常用的输出驱动器有两种：CML（电流模式逻辑）和EML（发射极耦合逻辑，其实现在更多用CML的变种）。

CML输出驱动器

CML是高速芯片里最常用的输出结构。它用差分对加负载电阻，输出摆幅由尾电流和负载电阻决定。

设计要点：

• 输出摆幅：通常200~400mV单端，400~800mV差分。摆幅太小，后级灵敏度不够；摆幅太大，功耗和EMI都会增加。
• 阻抗匹配：输出阻抗要匹配传输线（通常是50Ω单端，100Ω差分）。不匹配会导致反射，信号质量变差。
• 带宽：输出级的带宽要足够，不能成为整个链路的瓶颈。通常用电感峰化技术来拓展带宽。

// 一个简单的CML输出级示意（Verilog-A行为级描述）
module cml_driver (input vin_p, vin_n, output vout_p, vout_n);
    parameter real tail_current = 16e-3; // 16mA尾电流
    parameter real load_res = 50;        // 50Ω负载电阻
    
    analog begin
        // 差分对转换
        V(vout_p) <+ V(vin_p) * tail_current * load_res;
        V(vout_n) <+ V(vin_n) * tail_current * load_res;
    end
endmodule

EML输出驱动器

EML其实是一种更早期的结构，现在高速设计中用得少了。但有些特殊场景（比如超高速、低摆幅）还会用到。

EML和CML的主要区别在于：EML用发射极跟随器做输出级，输出阻抗低，驱动能力强。但功耗比CML大。

设计要点：

• 摆幅控制：EML的摆幅通常比CML小，适合驱动高灵敏度负载。
• 功耗优化：EML的静态功耗较大，设计时要权衡速度和功耗。
• 温度补偿：EML的增益和摆幅对温度敏感，需要加温度补偿电路。

总结一下

LA和输出级的设计，核心就是三件事：

1. 增益级联：多级接力，每级增益适中，注意带宽和噪声。
2. DCOC：消除直流偏移，但别把低频信号也消掉了。
3. 输出驱动器：CML是主流，注意阻抗匹配和摆幅控制。

嗯，这部分内容就到这里。下一章我们会讲时钟数据恢复（CDR）电路，那又是另一个有意思的话题了。