3、电压降（IR Drop）分析与优化：静态IR Drop与动态IR Drop、电源网格设计、去耦电容策略
电压降，圈里人常叫IR Drop。说白了，就是电流流过电源网络时，在电阻上产生的压降。
你想想看，芯片内部成千上万个单元同时翻转，电流瞬间涌向它们。如果电源网络不够强壮，远端单元的供电电压就会掉下来。掉多少？可能从1.0V掉到0.85V。这一掉，时序就崩了。
我做过一个服务器芯片项目，流片回来发现某个模块在高温下老是报错。查了三天，最后定位到是IR Drop导致寄存器建立时间不够。从那以后，我对IR Drop的敬畏心就上来了。
3.1 静态IR Drop与动态IR Drop
先分清楚两个概念：静态IR Drop和动态IR Drop。
静态IR Drop，也叫直流压降。它由电源网络的寄生电阻引起。电流一直流着，电阻一直耗着，电压就一直在掉。静态IR Drop主要跟电源网格的金属宽度、层数、通孔数量有关。
动态IR Drop，也叫交流压降。它由电流的瞬态变化引起。时钟沿到来时，大量寄存器同时翻转，电流瞬间飙升。这个尖峰电流流过电源网络的寄生电感和电阻，产生一个瞬时的电压跌落。
我个人的经验是：静态IR Drop好解决，加宽金属线就行。动态IR Drop才是真正的麻烦。为什么？因为它跟频率、负载、去耦电容都有关，牵一发动全身。
| 类型 | 成因 | 特点 | 典型值 |
|---|---|---|---|
| 静态IR Drop | 电源网络电阻 | 持续存在，与频率无关 | 1%-3% VDD |
| 动态IR Drop | 电流瞬态变化 | 发生在时钟沿附近，与频率相关 | 5%-15% VDD |
3.2 电源网格设计
电源网格，就是芯片的"血管"。设计得好，血液（电流）流得顺畅。设计得不好，局部缺血（电压不足）。
我习惯从顶层往下设计电源网格。先确定总电流需求，再分配各层的金属宽度和间距。
设计要点：
- 金属层选择：顶层金属厚，电阻小，适合走主干电源。底层金属薄，电阻大，只做局部连接。
- 网格间距：太密浪费面积，太疏IR Drop大。一般控制在50-100μm之间。
- 通孔密度：不同金属层之间的通孔，越多越好。我见过一个设计，通孔数量少了30%，IR Drop直接翻倍。
- 电源环：芯片外围一定要有电源环，它能把电流均匀地分配到各个区域。
核心原则：电源网格的电阻要足够低，使得最远端的电压降不超过VDD的5%。对于服务器芯片，这个要求更严格，通常控制在3%以内。
举个例子。一个服务器芯片功耗200W，VDD=1.0V，总电流就是200A。如果电源网格总电阻是1mΩ，IR Drop就是200mV，占20%。这显然不行。所以电源网格电阻必须控制在0.15mΩ以下。
怎么算？用欧姆定律。R = ρL/A。ρ是金属电阻率，L是电流路径长度，A是金属截面积。加厚金属、加宽走线、多层并联，都能降低电阻。
3.3 去耦电容策略
去耦电容，英文叫Decoupling Capacitor，简称Decap。它的作用是给局部电路提供一个"近端蓄水池"。
当电路需要大电流时，去耦电容先放电顶上。等电源网格反应过来，再给电容充电。这样，电压跌落就被平滑了。
去耦电容的层次：
- 片内去耦：在芯片内部，用MOS电容或MIM电容。距离近，响应快，但容量小。
- 封装去耦：在封装基板上放电容。容量中等，响应速度中等。
- 板级去耦：在PCB上放电容。容量大，但距离远，响应慢。
我个人的经验是：片内去耦最重要。为什么？因为动态IR Drop发生在纳秒级别，只有片内电容能在这个时间尺度上响应。
技巧：去耦电容的放置要靠近用电单元。我曾经在项目中把Decap放在模块边缘，结果效果很差。后来移到模块内部，IR Drop改善了40%。
去耦电容的容量怎么算？
一个粗略的公式：C = I × Δt / ΔV
I是瞬态电流，Δt是电流持续时间，ΔV是允许的电压跌落。
假设瞬态电流10A，持续时间1ns，允许电压跌落50mV。那么需要的去耦电容是：C = 10 × 1e-9 / 0.05 = 200nF。
嗯，这里要注意。实际设计中，去耦电容不是越大越好。电容太大，充电时间变长，反而影响响应速度。我一般控制在总芯片面积的5%-10%。
避坑指南：
- 我曾经在项目里把所有Decap都放在时钟树附近，结果其他模块IR Drop超标。后来才明白，Decap要均匀分布，不能扎堆。
- 还有一次，我用了太多MOS电容，导致漏电太大，芯片静态功耗超标。从那以后，我学会了在MOS电容和MIM电容之间做平衡。
- 去耦电容的寄生电感也很关键。电容离用电单元越远，寄生电感越大，高频响应越差。所以，片内Decap一定要紧贴标准单元。
3.4 分析与优化流程
IR Drop分析，我一般分三步走：
- 静态分析：用EDA工具提取电源网格的寄生电阻，计算直流压降。这一步快，几分钟出结果。
- 动态分析：结合时序仿真，提取电流波形，计算瞬态压降。这一步慢，但准确。
- 优化迭代：根据分析结果，调整电源网格宽度、去耦电容数量和位置。
优化的优先级：先改电源网格，再加去耦电容。为什么？因为电源网格是根本，去耦电容是补充。网格设计好了，需要的电容就少。
经验值：对于服务器芯片，静态IR Drop控制在2%以内，动态IR Drop控制在8%以内。超过这个范围，时序就很难收敛了。
最后说一句。IR Drop分析不是一次性的工作。随着设计迭代，功耗和电流分布会变。我建议每个大的设计节点都跑一次IR Drop分析。别等到流片前才发现问题，那时候改起来就痛苦了。
嗯，今天就聊到这里。下一章我们讲电迁移（EM）分析，那也是芯片可靠性设计里的硬骨头。