2、硬件复位与上电时序：CPU复位信号、电源管理芯片（PMIC）时序、时钟发生器（Clock Gen）初始化
各位同学，咱们接着聊。上一章我们把服务器芯片的物理封装和管脚定义捋了一遍。这一章，咱们要真正「通电」了。
芯片上电，不是插上电源那么简单。你想想看，一个服务器主板上，CPU、内存、各种控制器，电压需求五花八门——1.8V、3.3V、0.9V Vcore……如果一股脑全给上，芯片内部逻辑还没准备好，信号乱窜，轻则启动失败，重则直接烧毁。
所以，硬件复位与上电时序，是芯片启动的「第一道门槛」。我做了这么多年固件，见过太多板子卡在这一步。说白了，时序不对，后面全是白搭。
2.1 CPU复位信号：从POR到冷复位
CPU复位信号，最核心的就是POR（Power-On Reset，上电复位）。这个信号的作用很简单：在所有电源稳定之前，死死按住CPU，不让它执行任何指令。
为什么会这样？因为CPU内部有成千上万个触发器（Flip-Flop）。上电瞬间，这些触发器的状态是随机的。如果不复位，CPU一开机可能就跑到一个非法状态去了。
核心要点：POR信号必须在所有电源都达到稳定阈值之后，再保持至少几个毫秒（ms）才能释放。这个时间，在芯片的Datasheet里叫「tPOR」或「Power-On Reset Time」。
我记得有一次调试一块国产服务器板卡，板子死活起不来。用示波器一抓，发现Vcore电压已经稳了，但POR信号提前释放了200微秒。就这200微秒，CPU内部逻辑乱得一塌糊涂。后来在PMIC配置里加了个延时，问题解决。
除了POR，还有两种常见的复位：
- 冷复位（Cold Reset）： 系统完全断电后再上电，POR信号重新触发。所有寄存器回到默认值。
- 热复位（Warm Reset）： 系统不断电，只复位CPU核心逻辑。内存中的数据可能保留。我习惯在固件调试时用热复位，省时间。
避坑指南：我曾经遇到一个案例，热复位后PCIe设备无法枚举。查了半天，发现是复位信号没有拉低足够长的时间（至少100ms）。有些PCIe Switch对复位脉宽特别敏感，短了就不认。嗯，这里要注意。
2.2 电源管理芯片（PMIC）时序：谁先谁后，差之毫厘
PMIC，说白了就是主板的「供电大管家」。服务器芯片通常需要多路电源：
| 电源轨名称 | 典型电压 | 供电对象 | 上电顺序 |
|---|---|---|---|
| Vcore | 0.8V - 1.2V | CPU核心逻辑 | 第1位 |
| VCCIO | 1.8V | I/O接口 | 第2位 |
| VCCSA | 0.9V - 1.0V | 内存控制器 | 第3位 |
| VCCPLL | 1.8V | 锁相环（PLL） | 第4位 |
| VCC3V3 | 3.3V | 外围设备 | 最后 |
你想想看，如果VCCIO先于Vcore上电，I/O buffer的供电有了，但核心逻辑还没准备好。这时候I/O管脚上的信号可能被错误地解释，导致芯片内部状态机紊乱。
我个人的习惯是，在设计PMIC时序时，严格按照芯片厂商的「Power Sequencing Diagram」来。不要自作聪明去优化顺序。曾经有个团队为了省几毫秒，把Vcore和VCCIO同时上电，结果芯片内部ESD保护电路误触发，整批板子返工。
警告：PMIC的PG（Power Good）信号必须串联到下一级电源的使能端。不要用简单的RC延时来代替。RC延时受温度影响大，低温下电容充电慢，时序可能失效。
2.3 时钟发生器（Clock Gen）初始化：给芯片一个心跳
电源稳定了，复位释放了，但CPU还是「死」的。为什么？因为没有时钟。时钟发生器，就是给芯片提供「心跳」的。
服务器芯片通常需要多种时钟频率：
- 参考时钟（Ref Clk）： 一般是100MHz或133MHz的差分时钟，直接送给CPU内部的PLL。
- PCIe时钟： 100MHz，用于PCIe总线。
- SATA/SAS时钟： 25MHz或100MHz。
- 网络时钟： 25MHz或125MHz。
时钟发生器的初始化，其实就是在PMIC输出稳定后，通过I2C或SPI总线配置Clock Gen芯片的寄存器。主要做三件事：
- 选择输出频率： 通过配置分频器或锁相环倍频系数。
- 设置输出格式： 差分还是单端？LVDS还是HCSL？
- 使能输出： 逐个打开时钟输出通道。
这里有个细节：时钟信号必须在CPU复位释放之前稳定。否则CPU一醒来，发现时钟还在抖动，直接进入「死锁」状态。
经验之谈：我建议在固件中加一个「时钟稳定检测」逻辑。Clock Gen芯片通常有一个「Lock」或「Ready」引脚。固件必须等到这个引脚拉高，才能释放CPU的复位信号。别问我为什么强调这个——我曾经在某个项目里跳过了这一步，结果10块板子有3块启动失败，概率性问题最难查。
2.4 上电时序的完整流程
好了，我们把三个环节串起来，看看完整的硬件复位与上电时序：
1. 主板通电，PMIC开始工作
2. PMIC按顺序输出各电源轨（Vcore → VCCIO → VCCSA → VCCPLL → VCC3V3）
3. 每路电源稳定后，PMIC输出对应的PG信号
4. 所有PG信号就绪后，Clock Gen开始输出时钟
5. Clock Gen的Lock信号拉高，表示时钟稳定
6. POR信号释放，CPU开始执行复位向量（Reset Vector）
7. CPU内部微码开始初始化缓存、MMU等这个流程，从通电到CPU开始执行第一条指令，通常需要几十到几百毫秒。你想想看，这期间任何一个环节出问题，系统就卡死了。
调试技巧：如果你遇到板子不上电，别急着怀疑CPU。用示波器抓一下PMIC的PG信号链，看看哪一级没拉高。我80%的硬件启动问题，都是在这里找到的。
2.5 小结
这一章的内容，说白了就是一句话：先供电，再给时钟，最后释放复位。顺序不能乱，时序不能短。
下一章，我们会进入CPU内部，看看复位向量执行后，芯片内部到底发生了什么。嗯，那才是真正有意思的部分。