3、系统架构规划：多路输出的拓扑选择
好，咱们进入正题。系统架构规划这一步，说白了就是给整个电源系统「搭骨架」。骨架搭歪了，后面再怎么填肉都别扭。我见过不少新手，一上来就盯着某一路的纹波或者效率猛算，结果整体架构选错了，最后推倒重来——那叫一个心疼。
今天咱们重点聊三件事：拓扑怎么选、输入输出怎么定、功耗效率怎么算。这三板斧砍好了，后面的设计就顺了。
3.1 独立稳压 vs 级联架构：怎么选？
多路输出，最纠结的就是拓扑。我个人习惯先问自己一个问题：各路之间需不需要隔离？
不需要隔离的话，常见就两种路子：
- 独立稳压（Parallel Regulators）：每路一个独立的DC-DC或LDO，各管各的。
- 级联架构（Cascaded / Post-Regulation）：先一级DC-DC把电压降到一个中间值，后面再用LDO或小DC-DC二次稳压。
我直接说结论吧：
| 对比项 | 独立稳压 | 级联架构 |
|---|---|---|
| 成本 | 较高（电感、MOS管多） | 较低（共用一级功率级） |
| 效率 | 高（每路独立优化） | 中等（二次稳压有损耗） |
| 纹波噪声 | 好（无交叉干扰） | 较差（前级噪声会传递） |
| PCB面积 | 大 | 小 |
| 适用场景 | 各路电流大、对噪声敏感 | 小电流、对成本敏感 |
我在项目中遇到过这样一个案例：一个智能门锁，需要3.3V给MCU、1.8V给蓝牙、5V给电机驱动。当时年轻，图省事直接用了三个独立的DC-DC。结果呢？板子比手掌还大，客户直接退货。后来改成一级12V转5V，再用两个LDO分别出3.3V和1.8V，面积省了一半，成本降了30%。
3.2 输入电压范围与输出路数规划
输入电压范围，这个坑我踩过。有一次做车载项目，客户说「12V系统」，我就按12V标称设计。结果实车测试时，冷启动瞬间电压掉到6V，我的DC-DC直接欠压保护，整个系统黑屏。嗯，从那以后，我养成了一个习惯：输入范围至少留30%余量。
具体怎么定？我一般这么干：
- 先看应用场景：工业24V？那就按18V~36V设计。USB-C供电？5V~20V都得覆盖。
- 再算最恶劣情况：比如12V系统，启动时可能低至6V，抛负载时可能冲到60V（虽然只有几百毫秒）。
- 最后定输出路数：每增加一路，成本、面积、调试复杂度都翻倍。我建议：能用LDO就别用DC-DC，能合并就别分开。
大电流、低噪声 → 独立DC-DC
小电流、低噪声 → 一级DC-DC + LDO
大电流、不敏感 → 独立DC-DC
小电流、不敏感 → 级联DC-DC
举个例子：一个工业传感器，需要5V/2A给主控、3.3V/100mA给通信、1.2V/50mA给FPGA核心。我的方案是：
- 5V/2A：独立DC-DC（效率优先）
- 3.3V/100mA：从5V用LDO降压（噪声低）
- 1.2V/50mA：从5V用LDO降压（电流太小，不值得再加DC-DC）
你看，这样只用了一颗DC-DC加两颗LDO，成本低、面积小、噪声还好。
3.3 功耗预算与效率目标设定
功耗预算，说白了就是算清楚「电从哪来、到哪去、浪费了多少」。我习惯先列一个表格：
| 输出路 | 电压 (V) | 电流 (A) | 功率 (W) | 目标效率 |
|---|---|---|---|---|
| Vout1 | 5.0 | 2.0 | 10.0 | 90% |
| Vout2 | 3.3 | 0.1 | 0.33 | 85% (LDO) |
| Vout3 | 1.2 | 0.05 | 0.06 | 80% (LDO) |
| 总计 | 10.39 | ~89% |
然后反推输入功率：10.39W / 89% ≈ 11.67W。也就是说，输入得提供至少11.67W，多出来的1.28W就是热损耗。
效率目标怎么定？我的经验是：
- 主功率路（电流最大那路）：目标90%以上，值得花成本优化。
- 小电流路：效率低点无所谓，但要注意散热。
- LDO后级：效率 = Vout / Vin，压差越大效率越低。如果Vin=12V、Vout=1.2V，效率只有10%——这时候必须用DC-DC。
你想想看，如果整体效率目标定在85%，但实际算下来只有80%，那5%的差距就意味着输入功率要多出12.5%，电池续航直接缩水。所以，效率目标一定要留余量，我一般定在理论值的95%左右。
好了，系统架构规划就聊到这儿。拓扑选型、输入输出规划、功耗效率设定，这三步走扎实了，后面的设计就是「按图索骥」。下一章咱们聊具体的元器件选型——电感、电容、MOS管，怎么挑才能不踩坑。