2. LDO线性稳压器原理：工作原理、关键指标与典型架构
各位同学，咱们今天聊聊LDO。说实话，LDO这玩意儿看着简单，但坑是真不少。我刚入行那会儿，总觉得LDO不就是个运放加个管子嘛，能有多难？结果第一次做项目就被Dropout电压和PSRR教做人了。好，咱们从头捋一遍。
2.1 工作原理：它到底在干什么？
LDO的全称是Low Dropout Regulator，低压差线性稳压器。说白了，它的任务就是：输入一个不太干净的电压，输出一个稳定、干净的电压。
怎么做到的呢？核心就是一个负反馈环路。你想想看：
- 误差放大器（EA）比较反馈电压和基准电压
- 输出调整管（Pass Element）根据误差信号调整导通程度
- 输出电容和负载构成极点，保证环路稳定
嗯，这里要注意：LDO和普通线性稳压器的最大区别，就是Dropout电压。普通线性稳压器用NPN达林顿管，压降至少1.5V以上。LDO用PNP或PMOS，压降可以做到0.1V甚至更低。
核心公式：
Vout = Vref × (1 + R1/R2)其中R1和R2是反馈电阻分压网络。记住，这个公式成立的前提是：环路增益足够大，误差放大器工作在负反馈状态。
2.2 关键指标：选型时看什么？
做电源管理芯片，这几个指标你必须烂熟于心。我在项目中吃过不少亏，咱们一个一个说。
2.2.1 Dropout电压
Dropout电压，就是输入输出之间的最小压差，保证LDO还能正常稳压。公式很简单：
Vdropout = Vin_min - Vout举个例子：你要输出3.3V，LDO的Dropout是0.2V，那么输入至少得3.5V。低于这个值，输出就会跟着输入往下掉——这就是"Dropout"这个名字的由来。
我的经验： 做电池供电产品时，Dropout电压特别关键。电池电压从4.2V降到3.4V，如果LDO的Dropout是0.3V，那3.3V输出还能稳住。但要是Dropout是0.5V，3.4V输入就稳不住3.3V了。我曾经有个项目，就是因为没算清楚这个，导致电池还有30%电量时系统就重启了。
2.2.2 PSRR（电源抑制比）
PSRR衡量的是LDO对输入纹波的抑制能力。单位是dB，越大越好。
PSRR = 20 × log10(Vin_ripple / Vout_ripple)比如输入有100mV纹波，输出只有1mV，那PSRR就是40dB。
为什么会这样？因为LDO的环路增益在低频时很高，能有效抑制纹波。但到了高频，环路增益下降，PSRR就变差了。所以你看LDO的datasheet，PSRR曲线通常是低频高、高频低。
避坑指南： 我曾经在RF项目中选了一颗PSRR在1kHz时70dB的LDO，结果射频PA一工作，输出纹波大得离谱。后来才发现，PA的开关频率是2MHz，而那颗LDO在2MHz的PSRR只有20dB。所以，一定要看目标频率下的PSRR，别只看低频值。
2.2.3 输出噪声
LDO内部有基准源、误差放大器，这些电路都会产生噪声。输出噪声通常用μVrms表示，频率范围一般是10Hz到100kHz。
噪声来源主要有三个：
- 基准噪声：带隙基准的1/f噪声和热噪声
- 误差放大器噪声：运放本身的输入噪声
- 电阻热噪声：反馈电阻分压网络产生的噪声
低噪声LDO会怎么做？通常会在基准输出加RC滤波，或者用斩波稳零技术。我见过最夸张的，输出噪声能做到1μVrms以下，当然价格也感人。
2.2.4 静态电流（Iq）
静态电流就是LDO自身消耗的电流，不包括给负载的电流。公式：
Iq = Iin - Iout电池供电的设备，Iq是命门。你想想看，一个LDO Iq是10μA，另一个是1μA，对于1000mAh的电池，光LDO自身就差了将近9mAh的消耗。
关键权衡： 低Iq往往意味着低带宽、慢响应。我做过一个项目，选了Iq只有500nA的LDO，结果负载从1mA跳到100mA时，输出掉了300mV，恢复时间超过1ms。所以，低功耗和动态响应是矛盾的，你得根据应用场景取舍。
2.3 典型架构：PMOS LDO vs NMOS LDO
LDO的调整管有两种主流选择：PMOS和NMOS。各有各的脾气。
2.3.1 PMOS LDO
这是最常见的架构。PMOS作为源极跟随器，栅极电压越低，导通越强。
优点：
- Dropout电压可以很低（Rds_on × Iload）
- 静态电流可以做到很小
- 输入输出压差可以接近0V
缺点：
- 输出极点随负载变化，补偿困难
- PSRR在高频段较差
- 启动时可能有浪涌电流
我记得第一次设计PMOS LDO时，环路稳定性折腾了我两周。负载电流从0到1A，输出极点位置能差两个数量级。后来用了ESR零点补偿和米勒补偿才搞定。
2.3.2 NMOS LDO
NMOS作为漏极跟随器，栅极电压需要比输出高一个Vgs。所以通常需要电荷泵或倍压电路来驱动栅极。
优点：
- 输出阻抗低，负载调整率好
- PSRR高频性能优于PMOS
- 输出极点相对固定，补偿容易
缺点：
- 需要额外的驱动电压，增加复杂度
- 静态电流通常比PMOS大
- Dropout电压受Vgs限制，做不到极低
我的建议： 如果你做的是对噪声敏感的模拟/RF电路，NMOS LDO是更好的选择。如果做的是电池供电的低功耗产品，PMOS LDO更合适。没有绝对的优劣，只有适合不适合。
2.4 实战中的几个关键点
最后，分享几个我在项目中踩过的坑：
- 输出电容不能乱选：ESR太大或太小都会影响环路稳定性。陶瓷电容ESR低，但容值随偏压变化大。钽电容ESR高，但温度稳定性好。
- 布局布线要小心：大电流路径和小信号路径要分开。我见过一个案例，输出走线太长，寄生电感导致LDO自激振荡。
- 热设计别忽略：LDO是线性调整，压差大、电流大时发热严重。公式：Pd = (Vin - Vout) × Iload。超过芯片的功耗能力，要么降额，要么加散热。
重要提醒： 做LDO仿真时，一定要跑全PVT corner（工艺角、电压、温度）。我有个惨痛教训：常温下仿真一切正常，结果高温85°C时环路相位裕度只剩15°，输出振荡得一塌糊涂。从那以后，我每次仿真都会检查最差情况下的稳定性。
好了，LDO的原理和关键指标就聊到这儿。下一章咱们会深入仿真验证，包括怎么搭建testbench、怎么看仿真结果、怎么排查问题。到时候我会拿一个实际项目案例来演示，保证干货满满。