4、DC-DC失效模式：开关节点短路、电感饱和、输出纹波过大、效率下降
各位工程师朋友，咱们接着聊DC-DC的失效。这一节我打算把几个最让人头疼的故障模式掰开揉碎了讲。开关节点短路、电感饱和、输出纹波过大、效率下降——这几个问题，我敢说，只要你做过电源设计，十有八九都遇到过。
我个人习惯是，遇到问题先别急着换芯片。先搞清楚“它为什么坏”，比“怎么修”更重要。你想想看，很多时候换上新片子又烧了，那才叫一个崩溃。
4.1 开关节点短路：最怕的“硬故障”
开关节点（SW）短路，说白了就是高边MOS管和低边MOS管同时导通了。这会造成什么后果？电流直接从输入怼到地，瞬间电流可以大到几十安培。芯片温度飙升，几毫秒内就能冒烟。
为什么会发生？
- 死区时间设置不当： 高边和低边驱动信号之间的“死区时间”太短。一个还没完全关断，另一个就开了。我在项目中遇到过一款国产芯片，死区时间只有5ns，稍微有点PCB寄生电容，就炸了。
- 驱动电压不足： 低边MOS管的栅极驱动电压不够，导致它关断变慢。高边一开，就穿通了。
- 外部干扰： 开关节点上的尖峰电压耦合到驱动电路，误触发了MOS管。
- 芯片本身缺陷： 比如内部电平转换电路失效，或者MOS管栅极氧化层击穿。
怎么排查？
- 先看波形： 用示波器抓SW节点的波形。正常情况是方波，如果看到有“台阶”或者“毛刺”特别多，就要小心了。
- 测静态电流： 芯片不工作（EN拉低）时，测输入电流。如果电流很大，说明内部有短路。
- 热成像： 上电后快速用热成像仪看芯片表面温度。短路点通常温度异常高。
4.2 电感饱和：电流失控的元凶
电感饱和，听起来很专业，其实说白了就是电感“撑不住了”。正常情况下，电感电流是线性上升的。但一旦磁芯饱和，电感量会急剧下降，电流瞬间飙升，像脱缰的野马。
为什么会饱和？
- 电感额定电流不够： 选型时只考虑了稳态电流，没考虑瞬态电流。比如负载突然从轻载跳到重载，电感电流峰值可能超过额定值。
- 电感值偏小： 电感值越小，纹波电流越大。纹波电流大了，峰值电流就容易超过饱和电流。
- 温度影响： 很多电感的饱和电流会随温度升高而下降。高温下，原本不饱和的电感也可能饱和。
- DC偏置： 电感通过直流电流时，磁芯会有一个偏置。偏置越大，有效电感量越小。我见过有人用10μH的电感，结果在2A负载下实际电感量只剩3μH了。
怎么判断电感饱和了？
- 听声音： 电感饱和时，线圈会发出“吱吱”的啸叫声。这是磁芯振动产生的。
- 看波形： 用示波器测电感电流（可以用电流探头，或者测采样电阻上的电压）。正常是三角波，饱和时电流波形会突然变陡，像“尖刺”一样。
- 摸温度： 饱和后电流失控，电感温度会迅速升高。手摸上去烫得不行。
避坑指南： 我曾经在一个12V转3.3V的板子上，用了标称饱和电流3A的电感。结果负载只有1.5A，但输入电压波动时，电感还是饱和了。后来一查，那个电感的饱和电流是在25℃下测的，实际工作温度60℃，饱和电流降到了2.2A。嗯，从此以后我选电感都看高温下的曲线。
4.3 输出纹波过大：噪声的烦恼
输出纹波，就是输出电压上的交流分量。纹波太大，后级电路可能工作不正常。比如给ADC供电，纹波会直接影响采样精度。
纹波从哪里来？
- 开关动作本身： DC-DC是开关工作的，输出电容不断充放电，必然有纹波。这是原理决定的，只能减小，不能消除。
- 电容ESR： 输出电容的等效串联电阻（ESR）是纹波的主要来源。纹波电流流过ESR，产生压降。ESR越大，纹波越大。
- 电容ESL： 等效串联电感（ESL）在高频下影响更大。开关节点跳变时，高频分量通过ESL产生尖峰。
- PCB布局： 输出回路面积太大，寄生电感引入额外噪声。
怎么降低纹波？
- 选低ESR电容： 用MLCC（多层陶瓷电容）代替电解电容。MLCC的ESR可以低到几毫欧。
- 并联电容： 不同容值的电容并联，可以覆盖更宽的频率范围。比如10μF+1μF+0.1μF。
- 加后级滤波： 在输出端加一个LC滤波器，可以进一步抑制纹波。但要注意LC的谐振频率，别搞出振荡来。
- 优化布局： 输出电容尽量靠近芯片的VOUT和GND引脚。回路面积越小越好。
| 电容类型 | 典型ESR (100kHz) | 典型ESL | 适用场景 |
|---|---|---|---|
| 铝电解 | 几十mΩ ~ 几百mΩ | 几nH ~ 十几nH | 低频滤波、大容量 |
| 钽电容 | 几十mΩ ~ 几百mΩ | 几nH | 中等频率、中等容量 |
| MLCC | 几mΩ ~ 几十mΩ | 几百pH ~ 几nH | 高频滤波、低纹波 |
4.4 效率下降：看不见的损耗
效率下降，不像短路那么明显，但长期运行下来，发热、耗电、甚至影响电池续航。效率下降的原因很多，我挑几个常见的说说。
效率损失在哪里？
- 导通损耗： 电流流过MOS管的导通电阻（Rds(on)），产生I²R损耗。负载电流越大，这部分损耗越明显。
- 开关损耗： MOS管在开通和关断过程中，电压和电流有交叠，产生损耗。开关频率越高，开关损耗越大。
- 静态损耗： 芯片内部的控制电路、基准源、振荡器等一直在耗电。轻载时，这部分损耗占比很大。
- 电感损耗： 电感的直流电阻（DCR）产生铜损，磁芯的磁滞和涡流产生铁损。
- 电容损耗： 电容的ESR也会消耗能量，虽然通常很小。
怎么提升效率？
- 选低Rds(on)的MOS管： 但要注意，Rds(on)低的管子通常栅电荷也大，开关损耗会增加。需要权衡。
- 优化开关频率： 频率高了，开关损耗大；频率低了，电感电容体积大。一般建议在300kHz~2MHz之间选择。
- 轻载时用PFM模式： 很多芯片支持轻载时自动切换到PFM（脉冲频率调制）模式，降低开关频率，减少开关损耗。
- 选低DCR的电感： 同样尺寸的电感，DCR小的效率更高。但通常成本也更高。
避坑指南： 我曾经优化一个5V转1.8V的电路，效率总是卡在85%上不去。换了电感、换了电容都没用。最后发现是PCB走线太细，铜箔电阻造成了额外损耗。把功率走线加宽到2mm，效率就提到了88%。有时候，效率问题不在器件，而在你的PCB。
好了，这四种失效模式就聊到这儿。你想想看，其实很多问题都是互相关联的。比如电感饱和会导致电流失控，进而可能烧坏开关节点。输出纹波过大可能和布局有关，而布局不好又会影响效率。做电源设计，就是要全局考虑，不能头痛医头脚痛医脚。