3、时钟系统与功耗优化：时钟树架构、PLL与RC振荡器选择、动态时钟切换

时钟系统，说白了就是MCU的“心跳”。

心跳快了，干活快，但功耗也高。心跳慢了，省电，但响应也慢。

做物联网设备，电池就那么点容量，怎么让这颗“心”该快时快、该慢时慢，就是咱们这节课要聊的核心。

3.1 时钟树架构：别让时钟乱跑

我刚开始做项目时，总觉得时钟嘛，给个晶振就能跑。结果有一次，板子画完了，发现某个外设的时钟频率不对，查了半天，原来是时钟树没理清楚。

时钟树，就是MCU内部所有时钟信号的“交通图”。

它通常长这样：

• 源头：外部晶振（HSE）、外部时钟（LSE）、内部RC振荡器（HSI、LSI）。
• 中间站：PLL（锁相环，用来倍频）、分频器（用来降频）。
• 终点：CPU核心、AHB总线、APB总线、各个外设（定时器、ADC、UART等）。

你想想看，如果所有外设都挂在同一个时钟源上，那CPU一跑高频，所有外设都得跟着跑高频，功耗自然就上去了。

我个人的习惯是，先画一张时钟树框图。把每个时钟源、每个分频器、每个外设的时钟路径都标清楚。这样后面调试功耗时，一眼就能看出问题。

3.2 PLL与RC振荡器选择：精度与功耗的博弈

这里有个经典选择题：用外部晶振（HSE）还是内部RC振荡器（HSI）？

外部晶振，精度高，温度稳定性好。但缺点也很明显：

• 占PCB面积（得放个晶振和两个电容）。
• 起振慢（从休眠到唤醒，晶振起振要花几毫秒）。
• 功耗相对高（驱动晶振需要电流）。

内部RC振荡器，精度一般（通常±1%~±2%），但胜在：

• 不需要外部元件，省成本、省面积。
• 起振快（微秒级就能稳定）。
• 功耗低。

那PLL呢？PLL可以把低频时钟倍频到高频。比如你用8MHz的晶振，通过PLL倍频到64MHz甚至更高。

但PLL有个坑——它本身也耗电。而且PLL锁定需要时间（通常是几十到几百微秒）。

3.3 动态时钟切换：让MCU学会“变脸”

动态时钟切换，是低功耗设计的核心技巧之一。

说白了，就是让MCU在运行过程中，根据负载情况，实时切换时钟源或频率。

举个例子：

• CPU空闲时，切换到低速的HSI（比如2MHz），功耗瞬间降下来。
• 突然来了个中断（比如要处理数据），立刻切换到高速的PLL（比如64MHz），处理完再切回去。

这个切换过程，必须做到“无缝”。不能因为切换时钟，导致系统卡顿或数据丢失。

大多数MCU都提供了硬件支持的时钟切换机制。比如STM32的HAL_RCC_ClockConfig()函数，或者NXP的CLOCK_SetSysClock()。

我曾经在一个项目中，因为动态切换时钟时没处理好中断优先级，导致切换过程中来了个高优先级中断，系统直接跑飞了。嗯，这里要注意：

下面是一个简单的动态时钟切换伪代码示例：

// 假设我们要从HSI切换到PLL
void switch_clock_to_pll(void) {
    // 1. 关闭全局中断
    __disable_irq();

    // 2. 配置PLL参数（倍频系数、分频系数等）
    RCC->PLLCFGR = 0x12345678;  // 具体值根据芯片手册

    // 3. 使能PLL，并等待它锁定
    RCC->CR |= RCC_CR_PLLON;
    while (!(RCC->CR & RCC_CR_PLLRDY));

    // 4. 切换系统时钟源到PLL
    RCC->CFGR = (RCC->CFGR & ~RCC_CFGR_SW) | RCC_CFGR_SW_PLL;
    while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL);

    // 5. 重新打开全局中断
    __enable_irq();
}

你看，代码很简单。但实际项目中，要考虑的因素远不止这些。

3.4 实际项目中的时钟策略

我做过一个电池供电的温湿度传感器，要求每10秒采集一次数据，通过无线发送。

大部分时间，MCU都在休眠。但采集和发送时，需要快速处理。

我的时钟策略是这样的：

状态	时钟源	频率	功耗
深度休眠	LSI（内部低速RC）	32kHz	~1µA
定时唤醒（RTC）	LSE（外部低速晶振）	32.768kHz	~2µA
采集数据	HSI	8MHz	~5mA
无线发送	PLL（从HSI倍频）	48MHz	~20mA

你看，每个状态都用最合适的时钟源。既不浪费，也不耽误事。

好了，这节课就到这里。下一节，咱们聊聊“电源域与电压调节”。